[發明專利]一種高階溫度補償的帶隙基準電路

有效

• 申請號: 201410147047.0
• 申請日: 2014-04-14
• 公開（公告）號: CN104977968B
• 公開（公告）日: 2017-01-18
• 發明（設計）人: 侯立剛;武威;萬培元;林平分
• 申請（專利權）人: 北京工業大學
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 北京思海天達知識產權代理有限公司11203
• 代理人: 紀佳

1.一種高階溫度補償的帶隙基準電路，其特征在于，包括一階帶隙基準電路，零溫度系數電流產生電路，以及高階溫度補償電路；所述一階帶隙基準電路用于產生具有一階溫度補償的帶隙基準電壓，以及與絕對溫度成正比的電流即PTAT電流；所述零溫度系數電流產生電路用于產生具有一階溫度補償的零溫度系數電流；所述高階溫度補償電路利用一階帶隙基準電路所產生的PTAT電流為亞閾值區的晶體管MN3提供偏置，利用零溫度系數電流產生電路所產生的一階溫度補償的零溫度系數電流為亞閾值區的晶體管MN5提供偏置，MN3和MN5的柵源電壓之差與溫度呈指數關系，用作溫度補償的高階項，疊加在一階帶隙基準電壓上，進而得到具有高階溫度補償的帶隙基準電壓。

2.根據權利要求1所述的高階溫度補償的帶隙基準電路，其特征在于，所述一階帶隙基準電路包括，PMOS管：MP1、MP2、MP3，運算放大器：OPA1，電阻：R1、R2，三極管：Q1、Q2、Q3；其中，MP1的柵極為OPA1的輸出節點，并且與MP2的柵極和MP3的柵極相連，MP1的漏極與Q1的發射極相連，并且接至OPA1的反相輸入端，MP1的源級連接電源電壓；MP2的漏極與R1的一端相連，并且接至OPA1的同相輸入端，MP2的源級連接電源電壓；MP3的漏極與R2的一端相連，MP3的源級連接電源電壓；電阻R1的另一端與Q2的發射極相連；電阻R2的另一端與Q3的發射極相連；Q1、Q2、Q3的基極和集電極均連接至地。

3.根據權利要求1所述的高階溫度補償的帶隙基準電路，其特征在于，所述零溫度系數電流產生電路包括，PMOS管：MP7、MP8，運算放大器：OPA2，電阻：R3、R4、R5，三極管：Q4、Q5；其中，MP7的柵極為OPA2的輸出節點，并且連接MP8的柵極，MP7的漏極與R3的一端、Q4的發射極相連，并且接至OPA2的反相輸入端，MP7的源級接至電源電壓；MP8的漏極與R4的一端、R5的一端相連，并且接至OPA2的同相輸入端，MP8的源級接至電源電壓；R3的另一端接至地；R4的另一端與Q5的發射極相連；R5的另一端接至地；Q4、Q5的基極和集電極均接至地。

4.根據權利要求1所述的高階溫度補償的帶隙基準電路，其特征在于，所述高階溫度補償電路包括，PMOS管：MP4、MP5、MP6，NMOS管：MN1、MN2、MN3、MN4、MN5、MN6、MN7；其中，MP4的柵極與MP3的柵極、MP5的柵極相連，MP4的漏極與MN1的柵極和漏極相連，MP4的源級接至電源電壓；MP5的漏極與MN3的柵極和漏極相連，MP5的源級接至電源電壓；MP6的柵極與MP7的柵極相連，MP6的漏極與MN7的柵極和漏極、MN6的柵極相連，MP6的源級接至電源電壓；MN1的源級與MN2的柵極和漏極、MN4的柵極相連；MN2的源級接至地；MN3的源級與MN4的漏極、MN5的源級、MN6的漏極相連；MN4的源級接至地；MN5的柵極與MP3的漏極相連，MN5的漏極接至電源電壓；MN6、MN7的源級均接至地。

5.根據權利要求2所述的高階溫度補償的帶隙基準電路，其特征在于，所述運算放大器包括，PMOS管：MP9、MP10、MP11、MP12、MP13、MP14，NMOS管：MN8、MN9、MN10、MN11，電阻R6；其中，MP9的柵極與R6的一端、MP10的漏極相連，MP9的漏極與MP10的源級相連，MP9的源級接至電源電壓；MP10的柵極與R6的另一端、MN8的柵極和漏極相連；MP11的柵極和漏極接在一起，并且與MP12的柵極、MN9的漏極相連，MP11的源級接至電源電壓；MP12的漏極與MP13的源級、MP14的源級相連，MP12的源級接至電源電壓；MP13的柵極作為運算放大器的同相輸入端，MP13的漏極與MN10的柵極和漏極、MN11的柵極相連；MP14的柵極作為運算放大器的反相輸入端，MP14的漏極與MN11的漏極相連；MN8、MN9、MN10、MN11的源級均接至地。