[發(fā)明專利]一種適用于連續(xù)變量量子密鑰分發(fā)的脈沖發(fā)生器

有效

• 申請?zhí)枺?/td>: 201410146307.2
• 申請日: 2014-04-14
• 公開（公告）號: CN103905185B
• 公開（公告）日: 2017-06-23
• 發(fā)明（設(shè)計）人: 王旭陽;李永民;劉建強
• 申請（專利權(quán)）人: 山西大學(xué)
• 主分類號: H04L9/08
• 分類號: H04L9/08;H03K3/017
• 代理公司: 山西五維專利事務(wù)所(有限公司)14105
• 代理人: 張福增

技術(shù)領(lǐng)域

本發(fā)明涉及脈沖發(fā)生器，特別涉及一種適用于連續(xù)變量量子密鑰分發(fā)的脈沖發(fā)生器，具體是一種用于驅(qū)動Mach-Zehnder鈮酸鋰強度調(diào)制器產(chǎn)生高消光比脈沖光的雙通道脈沖發(fā)生器，可以很好的集成在連續(xù)變量量子密鑰分發(fā)系統(tǒng)中。

背景技術(shù)

基于量子力學(xué)基本原理的量子通信具有無條件的安全性，在國防、商業(yè)、網(wǎng)絡(luò)等領(lǐng)域有著非常廣闊的應(yīng)用前景。量子密鑰分發(fā)是該領(lǐng)域內(nèi)最接近實際應(yīng)用的一個方向，按編碼所用物理量是光場的分離譜還是連續(xù)譜可分為分離變量和連續(xù)變量兩個方向。連續(xù)變量量子密鑰分發(fā)無需單光子的產(chǎn)生與探測，受到了國內(nèi)外科研學(xué)者的廣泛關(guān)注，相關(guān)理論和實驗技術(shù)獲得了飛速的發(fā)展。目前兩個方向均已有產(chǎn)品投入商業(yè)領(lǐng)域。

脈沖信號發(fā)生器是連續(xù)變量量子密鑰分發(fā)系統(tǒng)中的重要組成器件之一。在連續(xù)變量量子密鑰分發(fā)系統(tǒng)中，發(fā)送端通過Mach-Zehnder鈮酸鋰強度調(diào)制器對激光器產(chǎn)生的1550nm激光進行調(diào)制，產(chǎn)生脈寬約百納秒，重復(fù)速率為兆赫茲，高消光比的脈沖光。上述性能要求脈沖發(fā)生器的脈寬精度和延遲精度均為納秒級。Mach-Zehnder鈮酸鋰高消光比強度調(diào)制器的半波電壓約6至7伏，輸入阻抗為50歐姆，因此要求脈沖發(fā)生器有足夠的驅(qū)動電壓和驅(qū)動電流。現(xiàn)有的高性能商用雙通道脈沖發(fā)生器可實現(xiàn)該功能，但是體積較大，價格昂貴（幾萬元），還需要專用的通信接口（USB、GPIB等）來調(diào)節(jié)參數(shù)，控制時間長，不能很好的集成在量子密鑰分發(fā)系統(tǒng)中。如使用FPGA開發(fā)，不但僅開發(fā)周期長，難度較高，而且由于時鐘頻率的限制（百兆赫茲），所產(chǎn)生的脈沖沒有足夠的脈寬精度。利用當(dāng)前的多功能數(shù)據(jù)采集卡進行開發(fā)也面臨著成本高，時鐘精度有限，輸出功率有限等問題。

發(fā)明內(nèi)容

本發(fā)明的目的在于針對現(xiàn)有技術(shù)存在的問題提供一種脈寬可精確調(diào)節(jié)、延時精度高、控制時間短、驅(qū)動能力強、體積小、成本低、可驅(qū)動Mach-Zehnder鈮酸鋰強度調(diào)制器產(chǎn)生高消光比光脈沖的雙通道脈沖發(fā)生器。其可以很好的集成在連續(xù)變量量子密鑰分發(fā)系統(tǒng)中。

本發(fā)明提供的一種適用于連續(xù)變量量子密鑰分發(fā)的脈沖發(fā)生器，包括數(shù)字電路和模擬電路；數(shù)字電路包括：第一可編程脈寬調(diào)制芯片和第一可編程延遲線芯片，第二可編程脈寬調(diào)制芯片和第二可編程延遲線芯片；模擬電路包括第一功率放大電路和第二功率放大電路；外部輸入的時鐘信號同時觸發(fā)第一可編程脈寬調(diào)制芯片和第二可編程脈寬調(diào)制芯片產(chǎn)生可精確調(diào)制脈寬的兩路脈沖，然后再分別經(jīng)過第一可編程延遲線芯片和第二可編程延遲線芯片進行精確延時；數(shù)字電路產(chǎn)生的兩路脈沖分別經(jīng)過模擬電路中的第一功率放大電路和第二功率放大電路后輸出。

所述的數(shù)字電路的控制接口為數(shù)字I/O總線，外界可通過數(shù)字I/O總線設(shè)置脈沖發(fā)生器的脈寬和延時參數(shù)。

所述的數(shù)字電路設(shè)有外部時鐘接口，可與外部系統(tǒng)的時鐘同步。

所述的第一可編程延遲線芯片和第二可編程延遲線芯片均可由相級聯(lián)的多個延遲線芯片替代，以增加脈沖延遲的范圍。

所述的第一功率放大電路和第二功率放大電路均由運算放大器和緩沖器以及外圍電路構(gòu)成；其中緩沖器位于運算放大器的反饋環(huán)路中，用于增強電路的電流輸出能力，反饋環(huán)路中的可變電容可避免電路的振蕩，又可對脈沖的上升沿和下降沿進行微調(diào)。

與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點和效果：

現(xiàn)有的高性能商用雙通道脈沖發(fā)生器可實現(xiàn)該功能，但是體積較大，價格昂貴（幾萬元）。如需實現(xiàn)計算機控制，還需要專用的通信接口（USB、GPIB等）來調(diào)節(jié)參數(shù)，控制時間長，不能很好的集成在系統(tǒng)中。使用FPGA開發(fā)，不僅開發(fā)周期長，難度較高，而且由于時鐘頻率（百兆赫茲）的限制，所產(chǎn)生脈沖沒有足夠的脈寬和延時精度。利用當(dāng)前的多功能數(shù)據(jù)采集卡進行開發(fā)也面臨著成本高，時鐘頻率限制，輸出功率有限等問題。

當(dāng)前可編程脈寬調(diào)制芯片和延遲線芯片的精度可達到百皮秒（DS1023等），對應(yīng)的時鐘頻率為幾個GHz；該類芯片可用數(shù)字I/O總線直接控制，控制時間短，開發(fā)難度低；且該類芯片成本較低，價格只有百元左右。

利用低噪聲運算放大器和高速緩沖器研制的功率放大電路足以驅(qū)動Mach-Zehnder鈮酸鋰強度調(diào)制器，而且成本低，容易實現(xiàn)。

該雙通道脈沖發(fā)生器體積小，控制方式為數(shù)字I/O總線，易于集成在連續(xù)變量量子密鑰分發(fā)系統(tǒng)中。該脈沖發(fā)生器由系統(tǒng)數(shù)據(jù)采集卡輸出的時序信號進行控制，自身無需微型控制單元；脈沖產(chǎn)生所需的時鐘觸發(fā)信號由系統(tǒng)的數(shù)據(jù)采集卡提供，自身無需時鐘產(chǎn)生電路。上述特點縮短了開發(fā)周期，降低了開發(fā)成本，提高了系統(tǒng)的控制性和緊湊性。