[發明專利]一種逆D類功率單元及全數字射頻發射前端集成電路結構

有效

• 申請號: 201410138677.1
• 申請日: 2014-04-08
• 公開（公告）號: CN104980173B
• 公開（公告）日: 2018-07-24
• 發明（設計）人: 廖懷林;夏韜;郭盈;陳龍;楊帆;張興
• 申請（專利權）人: 北京大學
• 主分類號: H04B1/04
• 分類號: H04B1/04
• 代理公司: 北京君尚知識產權代理事務所(普通合伙) 11200
• 代理人: 余長江

本發明涉及一種逆D類功率單元，以及采用該逆D類功率單元的全數字射頻發射前端集成電路結構。該逆D類功率單元采用I/Q正交?差分四相結構，差分的兩條支路分別由I/Q兩路并聯而成，每一路均使用兩層或多層共源共柵晶體管；I/Q兩路在漏極直接相連，形成電流加和。逆D類放大單元的四相LO使用25%占空比的LO信號，由靜態與邏輯門控制，從共源管的柵極輸入。該射頻發射前端集成電路結構包括四相二分頻LO信號產生電路，LO驅動/控制電路，以及上述逆D類功率單元。本發明的射頻發射前端的輸入?輸出響應具有良好的單調性和一致性，具有良好的適配性和可重構性，制造成本低，是一種高性能的全數字正交上變頻發射機。

技術領域

本發明屬于射頻集成電路領域，具體涉及一種逆D類功率單元（電流型D類功率單元），以及采用該功率單元的全數字正交直接上變頻的射頻發射前端集成電路結構。

背景技術

射頻發射前端，是射頻收發機的重要組成部分。在當今，一方面，無線通訊技術的迅猛發展使得個人移動終端具有越來越多的功能，這要求應用于移動終端的集成電路具有更高的集成電路；另一方面，硅基CMOS集成電路工藝制程的不斷演進，使得將數字、模擬、射頻等等模塊同時集成在一塊硅基芯片上的高集成片上系統（system on chip,SoC）技術稱為可能。

傳統的射頻發射前端通常由數-模轉換器（DAC），濾波器（Filter），上變混頻器（upconversion mixer），功率放大器（power amplifier,PA）等模塊構成，這些模塊均屬于模擬/射頻電路。與大規模數字電路不同，模擬和射頻電路基本不受益于CMOS制程的進步；而先進工藝帶來的低電壓、漏電流增大、閾值電壓漂移等問題，反而會使模擬/射頻電路設計變得更加困難。這其中，功率放大器的設計困難尤甚。在以上幾點因素的要求下，全數字功率放大器（Digital Power Amplifier,DPA）應運而生。DPA運用于系統中時，通常省略DAC、濾波器、上變混頻器，因而DPA本身就是一個完整的全數字射頻發射前端（DTxFE，digitaltransmitter frontend），因而本文中將不再區分DTxFE和DPA兩個概念。

國際上針對全數字發射機的研究有十余年的歷史。極坐標發射機（PolarTransmitter）、Outphasing發射機、笛卡爾坐標發射機（Cartesian Transmitter,or I/QTransmitter）等在模擬發射機中采用的架構在數字PA中均有對應。前兩種數字發射機架構均有其實現的難度。Polar發射機需要復雜的相位控制支路，并且需要解決幅度和相位支路匹配的問題；Outphasing發射機需要解決功率合成器方面的問題；此外，兩者都會遇到頻譜擴展的問題，即各自結構中，兩條支路的帶寬遠大于原信號帶寬的問題。Cartesian數字發射機規避了前兩種結構的問題，在近兩年開始，荷蘭Delft大學和美國UC Berkeley的兩個研究小組開始研究這種結構。他們所發表的結果實現了正交全數字發射機的基本結構，但各自均存在一定的改進空間。

發明內容

針對當前數字正交發射機中存在的問題，本發明提供了一種I/Q匹配良好，諧波抑制能力良好，幅度/相位單調性好的數字正交發射機結構。

為實現上述目的，本發明采用的技術方案如下：

一種逆D類功率單元，采用I/Q正交-差分四相結構，差分的兩條支路分別由I/Q兩路并聯而成，每一路均使用兩層或多層共源共柵晶體管；I/Q兩路在漏極直接相連，形成電流加和。

所述逆D類放大單元的四相LO使用25%占空比的LO信號，由靜態與邏輯門控制，從共源管的柵極輸入。

所述共柵晶體管中，共源管為薄柵氧管，共柵管為厚柵氧管。

一種全數字正交直接上變頻的射頻發射前端集成電路結構，包括四相二分頻LO信號產生電路，LO驅動/控制電路，I/Q正交差分D類功率單元陣列（即上述逆D類功率單元）。