[發明專利]形成具有改進的隔離結構的集成電路的方法

在審

• 申請號: 201410138290.6
• 申請日: 2014-04-08
• 公開（公告）號: CN104766818A
• 公開（公告）日: 2015-07-08
• 發明（設計）人: 周建志;鄭光茗
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/336
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;孫征

1.一種方法，包括：

形成部分埋置在襯底中的隔離結構，所述隔離結構的部分從所述襯底的上表面突出；

部分地去除所述隔離結構，從而形成改進的隔離結構，所述改進的隔離結構的上表面低于所述襯底的上表面；以及

形成部分位于所述襯底上以及部分位于所述改進的隔離結構的上表面上的柵極介電結構。

2.根據權利要求1所述的方法，其中，所述改進的隔離結構的上表面和所述襯底的上表面之間的垂直距離等于或大于

3.根據權利要求1所述的方法，還包括：

在形成所述改進的隔離結構之后，在所述襯底中形成源極區和漏極區。

4.根據權利要求1所述的方法，還包括：

在所述柵極介電結構上方形成柵電極結構，所述柵電極結構的上表面具有直接位于所述改進的隔離結構上方的第一部分和不同于所述第一部分的第二部分，且所述柵電極結構的上表面的所述第一部分齊平于或低于所述柵電極結構的上表面的所述第二部分。

5.根據權利要求4所述的方法，還包括：

在所述柵極介電結構和所述柵電極結構的側壁上形成間隔件結構；以及

在所述襯底中形成源極區和漏極區。

6.根據權利要求5所述的方法，還包括：

在所述柵電極結構、所述源極區或所述漏極區上實施硅化工藝。

7.根據權利要求1所述的方法，其中，形成所述隔離結構包括實施硅的局部氧化（LOCOS）工藝或淺溝槽隔離（STI）工藝。

8.根據權利要求1所述的方法，還包括：

基于所述改進的隔離結構和所述柵極介電結構形成雙擴散漏極金屬氧化物半導體（DDDMOS）晶體管或橫向擴散金屬氧化物半導體（LDMOS）晶體管。

9.一種方法，包括：

形成部分埋置在襯底的第一阱中的第一隔離結構，所述第一阱具有第一摻雜類型，且所述第一隔離結構的上部從所述襯底的上表面突出；

部分地去除所述第一隔離結構，從而形成改進的隔離結構，所述改進的隔離結構的上表面低于所述襯底的上表面；以及

形成部分位于所述襯底的第二阱上、部分位于所述襯底的第一阱上以及部分位于所述改進的隔離結構的上表面上的柵極介電結構，所述第二阱具有第二摻雜類型。

10.一種方法，包括：

形成部分埋置在襯底的第一阱中的第一隔離結構，所述第一阱具有第一摻雜類型，且所述第一隔離結構的上部從所述襯底的上表面突出；

部分地去除所述第一隔離結構，從而形成改進的隔離結構，所述改進的隔離結構的上表面低于所述襯底的上表面；

形成部分位于所述襯底的第二阱上、部分位于所述襯底的所述第一阱上且部分位于所述改進的隔離結構的上表面上的柵極介電結構，所述第二阱具有第二摻雜類型；以及

在所述柵極介電結構上方形成柵電極結構，所述柵電極結構的上表面具有直接位于所述改進的隔離結構上方的第一部分和直接位于所述第二阱上方的第二部分，且所述柵電極結構的上表面的所述第一部分齊平于或低于所述柵電極結構的上表面的所述第二部分。