[發明專利]半導體器件制備方法以及堆棧式芯片的制備方法

有效

• 申請號: 201410136618.0
• 申請日: 2014-04-04
• 公開（公告）號: CN103915462B
• 公開（公告）日: 2016-11-23
• 發明（設計）人: 高喜峰;葉菁
• 申請（專利權）人: 豪威科技（上海）有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146;H01L21/50
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 鄭瑋

技術領域

本發明涉及半導體制備技術領域，特別涉及一種半導體器件制備方法以及堆棧式芯片的制備方法。

背景技術

隨著多媒體技術的發展，數碼相機、攝影機、具有相機功能的手機越來越受到廣大消費者青睞，在人們對數碼相機、攝影機、具有相機功能的手機追求小型化的同時，對其拍攝出物體的影像質量提出更高要求，即希望拍攝物體的影像畫面清晰，而物體的成像質量在很大程度上取決于攝像頭內各組件的優劣。作為攝像頭的核心組件，傳感器的優劣直接影響著成像的質量。

目前，越來越多的攝像頭傳感器采用堆棧式傳感器，堆棧式傳感器的英文名稱叫做“Stacked?CMOS”，采用了“堆棧式結構”(stacked?structure)。堆棧式傳感器將器件芯片(具有像素)和邏輯芯片(具有電路)堆疊，再通過電性連接，從而能夠實現在較小的傳感器上形成大量像素。堆棧式傳感器里的像素和電路是分開獨立的，所以像素部分可以進行更高的畫質優化，電路部分亦可進行高性能優化。所以，堆棧式傳感器比傳統的背照式傳感器的體積更加小，畫質方面也得到更加好的優化。

然而，在現有技術中，堆棧式傳感器的制備工藝復雜，需要多張光罩完成掩膜圖形的制備，成本高，產能低。

發明內容

本發明的目的在于提供一種半導體器件制備方法以及堆棧式芯片的制備方法，可以簡化半導體制備工藝(如堆棧式傳感器的制備工藝)，提高半導體制備工廠(FAB)產能，降低生產成本。

為解決上述技術問題，本發明提供一種半導體器件制備方法，包括：

提供一基底，所述基底的一側上具有一器件功能層；

在所述器件功能層中制備一第一開口，所述第一開口貫穿所述器件功能層，所述第一開口的側壁與所述第一開口的底壁的夾角小于90°；

以所述器件功能層為掩膜，所述第一開口為掩膜圖形，對所述基底進行刻蝕，在所述基底上形成一第二開口。

進一步的，在所述半導體器件制備方法中，在所述器件功能層中制備一第一開口之前還包括：在所述器件功能層背離所述基底的一側上形成一第一阻擋層。

進一步的，在所述半導體器件制備方法中，所述第一阻擋層的材料為氧化物、氮化物或碳化物。

進一步的，在所述半導體器件制備方法中，所述第一阻擋層的厚度為

進一步的，在所述半導體器件制備方法中，在所述器件功能層中制備一第一開口的步驟和在所述基底上形成一第二開口的步驟之間，還包括：在所述器件功能層背離所述基底的一側上形成一第二阻擋層。

進一步的，在所述半導體器件制備方法中，所述第二阻擋層的材料為氧化物、氮化物或碳化物。

進一步的，在所述半導體器件制備方法中，所述第二阻擋層的厚度為

進一步的，在所述半導體器件制備方法中，所述第二阻擋層在所述第一開口內形成非共形臺階覆蓋。

根據本發明的另一面，本發明還提供一種堆棧式芯片的制備方法，包括：

提供一第一芯片以及一第二芯片，所述第一芯片包括第一襯底以及位于所述第一襯底一側的第一外延層，所述第一外延層包括一第一互連結構，所述第二芯片包括第二襯底以及位于所述第二襯底一側的第二外延層；

以第一外延層背離所述第一襯底的一面與第二外延層背離所述第二襯底的一面相貼合的方式將所述第一芯片與第二芯片堆棧設置；

在所述第一襯底中制備一第一開口，所述第一開口貫穿所述第一襯底，所述第一開口的側壁與所述第一開口的底壁的夾角小于90°；

以所述第一襯底為掩膜，所述第一開口為掩膜圖形，對所述第一外延層進行刻蝕，在所述第一外延層上形成一第二開口，所述第二開口暴露所述第一互連結構。

進一步的，在所述堆棧式芯片的制備方法中，所述第一互連結構包括一第一頂層金屬層以及至少一金屬互連層，所述第一頂層金屬層與所述至少一金屬互連層層疊設置，所述第一頂層金屬層位于所述金屬互連層背離所述第一襯底的一側，所述第二開口暴露出所述至少一金屬互連層中最靠近所述第一襯底的一個。

進一步的，在所述堆棧式芯片的制備方法中，所述第二外延層還包括一第二互連結構，所述堆棧式芯片的制備方法還包括：

在所述第一開口內形成一第三開口，所述第三開口暴露出所述第二互連結構。

進一步的，在所述堆棧式芯片的制備方法中，所述第三開口位于所述第二開口內。

進一步的，在所述堆棧式芯片的制備方法中，采用一體化刻蝕工藝制備所述第二開口和第三開口。