[發明專利]浮柵型阻變存儲單元結構及其操作方法

有效

• 申請號: 201410129502.4
• 申請日: 2014-04-01
• 公開（公告）號: CN103928610A
• 公開（公告）日: 2014-07-16
• 發明（設計）人: 袁方;張志剛
• 申請（專利權）人: 清華大學
• 主分類號: H01L45/00
• 分類號: H01L45/00;H01L27/24;G11C11/56
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙) 11201
• 代理人: 張大威

技術領域

本發明涉及微電子器件的設計和制造領域，特別涉及一種浮柵型阻變存儲單元結構及其操作方法。

背景技術

阻變存儲器（Resistive?Random?Access?Memory，RRAM）是一種近十年來飛速發展的非揮發性存儲器，具有非常廣泛的市場需求。該類存儲器的器件單元通常為MIM（金屬-絕緣層-金屬）結構，其制造方法簡單且與CMOS技術高度兼容，數據存儲容量大密度高，操作速度快且可靠性高，是公認的未來可以取代傳統機械硬盤、NAND?Flash型存儲器的非揮發存儲器之一。

近年來，國內外對RRAM的研究報道和測試芯片產品不斷涌現，但RRAM始終在操作上存在一個技術難題：擦除reset時的電流過大。圖1為一個典型的RRAM單元器件在操作（包括編程set和擦除reset）時的I-V曲線圖，包括了所有四種的操作模式，即單極性（unipolar）的兩種和雙極性（bipolar）的兩種。圖中電流從小到大的過程為set，此時存儲介質從接近絕緣的高阻態轉變到低阻態；反之電流從大回到小的過程為reset，電阻也相應從低阻回到高阻。從圖中可以發現，reset的電流為mA級別，這在由該存儲單元形成的高密度陣列中，會形成很大的總電流，勢必引起整個陣列的高功率和散熱等諸多問題。目前針對這一問題，一種方法是從材料入手，通過制備中的特殊工藝等方法調節低阻態電阻，使低阻變大從而減小reset電流，但是這種方法往往需要增加工藝生產中的難度；另一方法是通過外圍增加限流電路（如串聯一個電阻）來控制電流，不過這勢必會增加芯片版圖面積，使有效的存儲陣列面積減小，不利于低成本高密度的存儲發展趨勢。

發明內容

本發明旨在至少在一定程度上解決相關技術中的reset電流過大的技術問題之一。為此，本發明的目的在于提出一種reset電流小的浮柵型阻變存儲單元結構及其操作方法。

根據本發明實施例的浮柵型阻變存儲單元結構，包括：半導體襯底；形成在所述半導體襯底之下的背電極；形成在所述半導體襯底之上的隧穿介質層；形成在所述隧穿介質層之上的浮柵；形成在所述浮柵之上的阻變存儲介質層；以及形成在所述阻變存儲介質層之上的上電極。

本發明實施例的浮柵型阻變存儲單元結構，至少具有如下優點：（1）結構簡單，可以通過半導體領域成熟的工藝制造，兼容性高，適合大批量生產，成本較低；（2）通過引入的浮柵結構，能夠有效的改善傳統RRAM在擦除操作中的大電流問題，具有良好的存儲性能和高密度集成潛力。

另外，根據本發明上述實施例的浮柵型阻變存儲單元結構還可以具有如下附加的技術特征：

在本發明的一個實施例中，所述隧穿介質層的材料為HfO₂、Al₂O₃或SiO₂中的一種或多種的組合。

在本發明的一個實施例中，所述阻變存儲介質層的材料為Nb₂O₅、Ta₂O₅、TiO₂、HfO₂、Al₂O₃、ZrO₂、La₂O₅、Si₃N₄、LaAlO₃、ZrSiO₄或HfSiO₄中的一種或多種的組合。

在本發明的一個實施例中，所述浮柵的材料為多晶硅。

在本發明的一個實施例中，所述背電極和上電極的材料分別為Al、Pt、Cu、Ag、TiN或ITO中的一種或多種的組合。

在本發明的一個實施例中，所述隧穿介質層的厚度為3-20nm。

在本發明的一個實施例中，所述阻變存儲介質層的厚度為5-100nm。

在本發明的一個實施例中，所述浮柵的厚度為80-150nm。

在本發明的一個實施例中，所述背電極、浮柵和上電極的厚度分別為30-500nm。