[發明專利]互連介質層、其制作方法及包括其的互連層

有效

• 申請號: 201410126925.0
• 申請日: 2014-03-31
• 公開（公告）號: CN104952837B
• 公開（公告）日: 2019-01-08
• 發明（設計）人: 周鳴
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L23/532
• 分類號: H01L23/532;H01L21/768
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 吳貴明;張永明

本申請公開了一種互連介質層、其制作方法及包括其的互連層。其中互連介質層，由包括硅、氧和碳的材料組成，包括依次設置于半導體基材上的初始層和基體層，其中初始層包括由遠離半導體基材方向設置的多層子初始層，且沿遠離半導體基材方向，各層子初始層中氧元素的含量依次降低，碳元素的含量依次增加。在該互連介質層中，由于Si?O鍵能大于Si?C鍵能，因此遠離半導體基材方向上各初始層的力學強度會依次降低，從而減少互連介質層中初始層和基體層之間力學強度的差值。因此，在后續刻蝕互連介質層形成通孔時，通孔中初始層和基體層之間會形成平滑連接結構，從而提高互連層中互連介質層與金屬層之間的結合強度。

技術領域

本申請涉及集成電路制作技術領域，具體而言，涉及一種互連介質層、其制作方法及包括其的互連層。

背景技術

在集成電路的后段工藝（BEOL）中，需要在半導體器件上形成互連層以連接半導體器件和外圍電路。其中上述互連層包括互連介質層，設置于互連介質層中的通孔，以及設置于通孔中的金屬層，且半導體器件和外圍電路通過金屬層形成電連接。隨著超大規模集成電路中器件的尺寸的不斷縮小，互連層中互連介質層和金屬層之間形成的電容逐漸增大，進而導致集成電路中的信號延遲（RC延遲）逐漸增大。目前，通常采用低介電常數（Low-K）材料制作互連介質層以減少互連層中的電容。其中，材料的介電常數為1.7～2.2，成為最主要的低介電常數材料。

采用上述多孔聚合材料形成互連介質層時，通常以含碳的硅烷或含碳的硅氧烷為前驅氣體，并使前驅氣體和氧氣反應，以在半導體基材上的互連介質層。在形成上述互連介質層的步驟中，首先通常需要降低前驅氣體和氧氣的流量，以降低兩者之間的反應速率，從而降低材料的沉積速率，進而在半導體基材上形成相對致密的、能夠與半導體基材形成良好結合強度的材料層，對于這部分結構通常稱為初始層。在完成初始層的沉積后，通常需要增加前驅氣體和氧氣的流量，以提高兩者之間的反應速率，從而提高材料的沉積速率，進而提高互連介質層的制作效率，對于這部分結構通常稱為基體層。在上述方法中，所形成的基體層的致密度相對初始層而言較低，從而使得基體層的力學強度小于初始層的力學強度。

在后續刻蝕互連介質層形成通孔的過程中，由于基體層的力學強度小于初始層的力學強度，因此刻蝕去除基體層的寬度會大于刻蝕去除初始層的寬度，從而在通孔中初始層和基體層之間會形成較大的臺階結構。在通孔中形成金屬層之后，上述臺階結構會降低金屬層和互連介質層之間的結合強度，進而影響互連層的穩定性。目前，針對上述問題還沒有有效的解決方法。

發明內容

本申請旨在提供一種互連介質層、其制作方法及包括其的互連層，以提高互連層中互連介質層與金屬層之間的結合強度。

本申請提供了一種互連介質層，由包含硅、氧和碳的材料組成，包括依次設置于半導體基材上的初始層和基體層，其中初始層包括由遠離半導體基材方向設置的多層子初始層，且沿遠離半導體基材方向，各層初始層中氧元素的含量依次降低，碳元素的含量依次增加。

進一步地，在上述互連介質層中，各層子初始層中氧元素的含量依次降低6wt%～8wt%，碳元素的含量依次增加4wt%～6wt%。

進一步地，在上述互連介質層中，初始層包括沿遠離半導體基材方向設置的，第一初始層，其中氧元素的含量為34wt%～40wt%，碳元素的含量為40wt%～44wt%；第二初始層，其中氧元素的含量為26wt%～32wt%，碳元素的含量為45wt%～50wt%。

進一步地，在上述互連介質層中，初始層還包括設置在第二子初始層設置的第三子初始層，所述第三初始層中氧元素的含量為20wt%～24wt%，碳元素的含量為50wt%～54wt%。

進一步地，在上述互連介質層中，初始層的厚度為基體層厚度的1/10～1/5。

進一步地，在上述互連介質層中，各層子初始層的厚度為基體層的厚度的1/40～1/15。