[發明專利]時間延遲參數可調轉接卡有效
| 申請號： | 201410126265.6 | 申請日： | 2014-03-31 |
| 公開（公告）號： | CN103885866B | 公開（公告）日： | 2017-08-25 |
| 發明（設計）人： | 張志廣;魏林軍;向榮 | 申請（專利權）人： | 西安紫光國芯半導體有限公司 |
| 主分類號： | G06F11/22 | 分類號： | G06F11/22 |
| 代理公司： | 西安西交通盛知識產權代理有限責任公司61217 | 代理人： | 王萌 |
| 地址： | 710055 陜西省西安*** | 國省代碼： | 陜西;61 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 時間 延遲 參數 可調 轉接 | ||
1.時間延遲參數可調轉接卡，其特征在于，包括轉接卡(11)，轉接卡(11)上設有第一觸點(1)、第二觸點(2)、第三觸點(3)、第四觸點(4)、第五觸點(5)、第六觸點(6)、控制單元(7)、數據信號延遲單元(8)和數據對齊信號延遲單元(9)；第一觸點(1)和第二觸點(2)相互連接，第二觸點(2)連接控制單元(7)，控制單元(7)連接數據信號延遲單元(8)和數據對齊信號延遲單元(9)；數據信號延遲單元(8)連接第三觸點(3)和第四觸點(4)；數據對齊信號延遲單元(9)連接第五觸點(5)和第六觸點(6)；
第一觸點(1)、第三觸點(3)和第五觸點(5)對應連接內存模組的地址命令管腳、數據管腳和數據對齊管腳；第二觸點(2)、第四觸點(4)和第六觸點(6)對應連接主板的地址命令管腳、數據管腳和數據對齊管腳；
控制單元(7)解析從主板傳來的地址命令信號，如果是讀操作，則控制數據信號延遲單元(8)和數據對齊信號延遲單元(9)有效，對數據信號DQ和數據對齊信號DQS進行延遲；如果是其它命令，則控制單元(7)控制數據信號延遲單元(8)和數據對齊信號延遲單元(9)不對數據信號DQ和數據對齊信號DQS進行延遲；
還包括用于對控制單元(7)進行延遲參數配置的延遲參數配置單元(13)；通過延遲參數配置單元(13)對控制單元(7)進行延遲參數配置，直到經延遲的DQS信號與延遲的DQ信號在到達計算機主板，經過計算機主板上的內存控制器的調節后，使得DQS信號的上升沿和下降沿與DQ信號的數據的中間對齊；
所述數據信號延遲單元(8)和數據對齊信號延遲單元(9)有效時，按照控制單元(7)中存儲的延遲參數控制對數據信號DQ和數據對齊信號DQS進行延遲。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于西安紫光國芯半導體有限公司，未經西安紫光國芯半導體有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201410126265.6/1.html，轉載請聲明來源鉆瓜專利網。
