[發(fā)明專利]一種基于BIST的高速串行IO接口抖動(dòng)容限測(cè)試方法和電路

在審

• 申請(qǐng)?zhí)枺?/td>: 201410122885.2
• 申請(qǐng)日: 2014-03-28
• 公開（公告）號(hào): CN104954044A
• 公開（公告）日: 2015-09-30
• 發(fā)明（設(shè)計(jì)）人: 馮建華;宋京京;葉紅飛;閆鵬;張興
• 申請(qǐng)（專利權(quán)）人: 北京大學(xué)
• 主分類號(hào): H04B3/46
• 分類號(hào): H04B3/46
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術(shù)領(lǐng)域

本發(fā)明公開了一種高速串行IO接口抖動(dòng)容限測(cè)試方法和電路，具體是在高速串行接口的接收端電路內(nèi)部實(shí)現(xiàn)抖動(dòng)注入和誤碼檢測(cè)，完成接收端抖動(dòng)容限測(cè)試。

背景技術(shù)

輸入／輸出(I／O)在計(jì)算機(jī)和工業(yè)應(yīng)用中一直扮演著關(guān)鍵角色。在早期的并行I／O總線中，接口的數(shù)據(jù)對(duì)齊問題影響著與外部設(shè)備的有效通信。然而，隨著處理器速度的增加，I／O成為了限制系統(tǒng)級(jí)性能的瓶頸，提高I／O的性能對(duì)于提高系統(tǒng)性能來說非常關(guān)鍵。在目前的高速通信系統(tǒng)中，原本用于光纖通信的串行通信技術(shù)SerDes(串行器／解串器)由于能夠符合多種高速通信協(xié)議標(biāo)準(zhǔn)以及使用的靈活性，成為了高速通信系統(tǒng)的關(guān)鍵技術(shù)。基于SerDes技術(shù)的高速串行接口正在成為通用的I／O接口標(biāo)準(zhǔn)，它采用高速差分信號(hào)傳輸，屏蔽了傳輸路徑中的干擾噪聲，不僅提高傳輸速度，還可以提高信號(hào)傳輸質(zhì)量。

對(duì)于IC之間的通信時(shí)序模型，在傳輸速率小于100MHz時(shí)，采用系統(tǒng)同步結(jié)構(gòu)；隨著速率的增加，時(shí)鐘在發(fā)送端和接收端之間的偏移可能會(huì)超過一個(gè)周期(例如線上的延時(shí))，為了補(bǔ)償這個(gè)時(shí)鐘偏移，設(shè)計(jì)者采用源同步結(jié)構(gòu)；但是在速率超過1GHz時(shí)，并行數(shù)據(jù)間的偏移大大影響了傳輸速率的進(jìn)一步提升，人們開始采用自同步結(jié)構(gòu)——在發(fā)送端將時(shí)鐘信號(hào)嵌入進(jìn)傳輸數(shù)據(jù)流，在接收端，通過CDR(時(shí)鐘數(shù)據(jù)恢復(fù))電路來從傳輸數(shù)據(jù)中恢復(fù)出時(shí)鐘，并用此來接收數(shù)據(jù)。

隨著數(shù)據(jù)率不斷增加，信號(hào)質(zhì)量將受到影響，使得波形的退化，有可能引起數(shù)據(jù)的誤識(shí)別，也就是誤碼。對(duì)于高速串行IO接口電路，由于系統(tǒng)中的噪聲、一些隨機(jī)過程、周期過程、數(shù)據(jù)相關(guān)效應(yīng)及通道的色散效應(yīng)等的影響，接收端接收端的數(shù)據(jù)并非理想的，而是理想信號(hào)和傳輸過程中的影響的疊加。抖動(dòng)是引起誤碼，使高速IO接口電路失效的重要因素，可分為RJ(隨機(jī)抖動(dòng))和DJ(確定抖動(dòng))。接收端的CDR電路能否從疊加有抖動(dòng)信號(hào)的數(shù)據(jù)流中恢復(fù)出時(shí)鐘信號(hào)，并采樣到正確的數(shù)據(jù)，是高速串行IO接口一個(gè)重要的性能指標(biāo)，這也就需要對(duì)接收端進(jìn)行抖動(dòng)容限測(cè)試。

抖動(dòng)容限測(cè)試包含兩個(gè)方面：在一定BER(誤碼率)水平下抖動(dòng)容限是否滿足Spec規(guī)定，以及接收端對(duì)抖動(dòng)的容忍能力。前者在要求的誤碼率水平下，測(cè)試被測(cè)電路的抖動(dòng)容限是否大于Spec中規(guī)定的閾值；后者測(cè)試接收端電路能夠容忍的最大抖動(dòng)值。抖動(dòng)容限測(cè)試需要在輸入端注入可控頻率和大小的抖動(dòng)信號(hào)，檢測(cè)被測(cè)系統(tǒng)的輸出信號(hào)的BER是否滿足要求。抖動(dòng)容限測(cè)試所面臨的兩大問題是：①大部分的總線標(biāo)準(zhǔn)都需要在BER≤10^-12下進(jìn)行抖動(dòng)容限測(cè)試，則設(shè)備至少要發(fā)送10¹³個(gè)比特的數(shù)據(jù)，而且抖動(dòng)容限測(cè)試需要對(duì)多個(gè)頻率進(jìn)行測(cè)試，這都會(huì)使測(cè)試時(shí)間很長(zhǎng)；②抖動(dòng)容限測(cè)試需要產(chǎn)生不同種類的抖動(dòng)并混合，而產(chǎn)生可控的接近真實(shí)比例的抖動(dòng)成分比較復(fù)雜。

抖動(dòng)容限的測(cè)試包括驗(yàn)證測(cè)試和量產(chǎn)測(cè)試，臺(tái)式儀器一般用于驗(yàn)證測(cè)試，在進(jìn)行抖動(dòng)容限測(cè)試時(shí)，一般采用特定的儀器產(chǎn)生數(shù)據(jù)流及不同種類的抖動(dòng)，Cai和Wemer利用FM(頻率調(diào)制)源注入PJ(周期抖動(dòng))，隨機(jī)噪聲發(fā)生器注入RJ，較長(zhǎng)的光纜或PCB板注入DDJ(數(shù)據(jù)相關(guān)性抖動(dòng))等，這些抖動(dòng)信號(hào)共同用于抖動(dòng)容限測(cè)試，但是這種測(cè)試方法比較復(fù)雜，而且難以精確的混合及表征這些抖動(dòng)成分；安捷倫公司在2013年推出的J-BERT?N4903B儀器使用經(jīng)過校準(zhǔn)的內(nèi)置抖動(dòng)源，可以快速的對(duì)接收端進(jìn)行精確的抖動(dòng)容限測(cè)試。

ATE(自動(dòng)測(cè)試儀器)一般用于量產(chǎn)測(cè)試，使用ATE進(jìn)行抖動(dòng)容限測(cè)試時(shí)，通常需要在測(cè)試板上或在電路內(nèi)部加入一些電路用于注入或表征抖動(dòng)。從90年代末，國(guó)外公司和大學(xué)對(duì)高速電路測(cè)試領(lǐng)域開始了廣泛的研究并取得一定的成果，F(xiàn)an和Zilic使用ATE注入PJ，根據(jù)Q值和BER的線性關(guān)系，使用外推的方法減少測(cè)試時(shí)間；Laquai和Cai提出一種基于無源濾波器注入DDJ的方法，只在負(fù)載板上占用很小的面積，但是這種方法不能靈活地提供多種抖動(dòng)；Sunter和Roy通過測(cè)量影響抖動(dòng)容限的參數(shù)來測(cè)試，但是這種方法需要在負(fù)載板上安置ULTRA模塊，占用面積并使設(shè)計(jì)變得復(fù)雜；Hafed和Watkins通過調(diào)制發(fā)送端PLL(鎖相環(huán))模塊的輸入產(chǎn)生有抖動(dòng)的信號(hào)，這種方法不會(huì)產(chǎn)生不必要的抖動(dòng)，但是這種方法能夠注入的抖動(dòng)頻率受PLL的帶寬限制；Keezer使用ATE通過動(dòng)態(tài)改變相位來調(diào)制時(shí)鐘信號(hào)，并注入抖動(dòng)，消除了PLL帶寬限制。