[發明專利]基于FPGA網管系統的掉電檢測電路及檢測方法

有效

• 申請號: 201410116589.1
• 申請日: 2014-03-27
• 公開（公告）號: CN103825594B
• 公開（公告）日: 2016-11-23
• 發明（設計）人: 鄭向東
• 申請（專利權）人: 廣東九博電子科技有限公司
• 主分類號: H03K17/22
• 分類號: H03K17/22;G01R19/165
• 代理公司: 廣州粵高專利商標代理有限公司 44102
• 代理人: 邱奕才;汪曉東

1.一種基于FPGA網管系統的掉電檢測電路，其特征在于，包括：在服務端和客戶端分別設有用于監控系統電源電壓的第一檢測電路和第二檢測電路，所述第一檢測電路包括第一FPGA和第一復位芯片，所述第一FPGA與第一復位芯片電連接，所述第一復位芯片用于檢測第一FPGA的電源電壓，所述第一FPGA還接入了時鐘信號，所述時鐘信號用于與第一復位芯片共同觸發掉電檢測信號，所述第一復位芯片還連接了第一電源延遲電路，所述電源延遲電路用于給系統提供電壓，延遲系統電壓下降時間；所述第二檢測電路包括第二FPGA和第二復位芯片，所述第二FPGA與第二復位芯片電連接，所述第二復位芯片用于檢測第二FPGA的電源電壓，所述第二FPGA還接入了時鐘信號，所述時鐘信號用于與第二復位芯片共同觸發掉電檢測信號，所述第二復位芯片還連接了第二電源延遲電路，所述電源延遲電路用于給系統提供電壓，延遲系統電壓下降時間；所述第一檢測電路和第二檢測電路通過通信鏈路信號連接。

2.根據權利要求1所述的基于FPGA網管系統的掉電檢測電路，其特征在于，所述第一電源延遲電路和第二電源延遲電路均包括兩并聯設置的電阻（R）和電容（C），第一檢測電路中第一復位芯片與電阻（R）電連接，第二檢測電路中第二復位芯片與電阻（R）電連接。

3.根據權利要求1或2所述的基于FPGA網關系統的掉電檢測電路，其特征在于，所述第一復位芯片和第二復位芯片均為門檻電壓為4.63V的MAX810芯片。

4.根據權利要求3所述的基于FPGA網關系統的掉電檢測電路，其特征在于，所述時鐘信號頻率為25M。

5.根據權利要求1所述的基于FPGA網管系統的掉電檢測電路，其特征在于，所述通信鏈路信號連接為光纖連接。

6.一種基于FPGA網管系統的掉電檢測方法，其特征在于，采用復位芯片對設有FPGA的服務端和/或客戶端檢測掉電情況，具體包括以下步驟：

S1.所述服務端和客戶端設有的FPGA分別與復位芯片、電源延遲電路電連接，還接入了時鐘信號，所述復位芯片用于檢測FPGA的電源電壓，所述電源延遲電路用于給系統提供電壓，延遲系統電壓下降時間，所述時鐘信號用于與復位芯片共同觸發掉電檢測信號；

S2.當復位芯片檢測到本端FPGA的電壓不足時，發送高脈沖信號給本端的FPGA；

S3.所述本端FPGA接收到高脈沖信號后同時在與時鐘信號的共同觸發下會發送掉電告警幀給對端的FPGA；

S4.對端接收到發送的掉電告警幀后通過識別幀的類型確認掉電信息。

7.根據權利要求6所述的基于FPGA網管系統的掉電檢測方法，其特征在于，所述電源延遲電路包括兩并聯設置的電阻（R）和電容（C），所述電阻（R）與復位芯片電連接。

8.根據權利要求6或7所述的基于FPGA網關系統的掉電檢測電路，其特征在于，所述復位芯片為門檻電壓為4.63V的MAX810芯片。

9.根據權利要求8所述的基于FPGA網管系統的掉電檢測方法，其特征在于，所述時鐘信號頻率為25M。

10.根據權利要求6所述的基于FPGA網管系統的掉電檢測方法，其特征在于，所述掉電告警幀為全1信號數據。