[發(fā)明專利]一種淺溝槽填充方法

有效

• 申請?zhí)枺?/td>: 201410106819.6
• 申請日: 2014-03-20
• 公開（公告）號: CN103871953B
• 公開（公告）日: 2017-01-04
• 發(fā)明（設(shè)計）人: 桑寧波;雷通;賀忻;方精訓(xùn)
• 申請（專利權(quán)）人: 上海華力微電子有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/316
• 代理公司: 上海申新律師事務(wù)所31272
• 代理人: 吳俊

技術(shù)領(lǐng)域

本發(fā)明涉及到40納米及以下淺溝槽技術(shù)領(lǐng)域，尤其涉及到一種淺溝槽填充方法。

背景技術(shù)

隨著摩爾定律的進一步推進，我們所要求的集成電路的集成度越來越高，所以集成電路間各個元器件的隔離結(jié)構(gòu)必須按照相同的比例進行縮小，當然其中伴隨著鳥嘴效應(yīng)的產(chǎn)生，所謂鳥嘴效應(yīng)是指一個半導(dǎo)體襯底層經(jīng)過刻蝕形成鳥嘴狀的淺溝槽。

目前，40納米以下的淺溝槽的深度大約3000埃米，寬度僅為400到800埃米左右，其比例懸殊過大，廣泛使用的主要為AMAT的液源低壓化學(xué)氣相沉積（HARP）和NVLS的高密度等離子體化學(xué)氣相沉積（HDP-CVD）兩種工藝，但是該AMAT的HARP工藝要想進行對溝槽無空隙的填充，必須要結(jié)合濕法退火，會消耗溝槽里面的硅，造成有源區(qū)的尺寸變小，即使NVLS和HDP-CVD進行溝槽的填充不需要濕法退火，但是由于等離子體的密度較高，并且伴隨著干法刻蝕，高能量的等離子會對淺溝槽中的硅轟擊造成硅的損傷，這些損傷若果不加以修復(fù)就會成為缺陷，對器件的可靠性造成不良的影響，甚至?xí)绊懙搅悸省?/p>

中國專利（CN1979797A）公開了一種STI溝槽填充方法，包括將襯底置于反應(yīng)室內(nèi),在襯底上形成溝槽；在反應(yīng)室中利用包含濺射工藝的化學(xué)氣相淀積工藝在溝槽中填充氧化硅,其中所使用的反應(yīng)氣體包括化學(xué)氣相淀積工藝使用的氧氣和硅烷,以及濺射工藝使用的氫氣和氦氣；繼續(xù)向反應(yīng)室中通入氧氣,對所述氧氣進行等離子處理,利用高密度氧氣等離子體去除氧化硅中殘留的硅微粒。

上述專利公開的一種STI溝槽填充方能夠去除氧化硅填充膜中殘留的硅微粒,從而提高填充膜的質(zhì)量，但是操作比較復(fù)雜而且在填充的過程中并沒有對受到損傷的硅進行修復(fù)，會造成對器件的可靠性產(chǎn)生不良影響。

發(fā)明內(nèi)容

鑒于上述問題，本發(fā)明提供一種淺溝槽填充方法。用這種方法來取代現(xiàn)有的技術(shù)，可以修復(fù)被高密度的等離子損傷的表面單晶硅，大大的提高了器件的可靠性。

本發(fā)明解決上述問題所采用的技術(shù)方案為:

一種淺溝槽填充方法，其特征在于，所述方法包括：

步驟S1、提供一形成有淺溝槽的半導(dǎo)體結(jié)構(gòu)；

步驟S2、采用高密度等離子體化學(xué)氣相沉積工藝在所述淺溝槽中填充二氧化硅薄膜，且使所述二氧化硅薄膜的頂部處于所述半導(dǎo)體結(jié)構(gòu)的頂部下方一定距離處；

步驟S3、對所述溝槽中暴露的表面進行熱氧化工藝，以繼續(xù)生長一定厚度的二氧化硅；

步驟S4、進行退火工藝；

步驟S5、采用等離子體化學(xué)氣相沉積工藝繼續(xù)制備二氧化硅，以填充淺溝槽中的剩余部分。

上述的一種淺溝槽填充方法，其特征在于，所述半導(dǎo)體結(jié)構(gòu)包括一襯底和位于所述襯底上的刻蝕阻擋層，并通過依次對所述刻蝕阻擋層和所述襯底進行刻蝕，形成所述淺溝槽。

上述的一種淺溝槽填充方法，其特征在于，對所述刻蝕阻擋層和所述襯底進行刻蝕之后，還包括清洗工藝，以形成所述淺溝槽。

上述的一種淺溝槽填充方法，其特征在于，所述二氧化硅薄膜的頂部處于所述半導(dǎo)體結(jié)構(gòu)頂部下方至少300埃米處。

上述的一種淺溝槽填充方法，其特征在于，步驟S3中，所述二氧化硅的厚度為30埃米到100埃米。

上述的一種淺溝槽填充方法，其特征在于，采用同一工藝設(shè)備進行步驟S5中的等離子體化學(xué)氣相沉積工藝與步驟S2中的高密度等離子體化學(xué)氣相沉積工藝。

上述技術(shù)方案具有如下優(yōu)點或有益效果：

一種淺溝槽填充方法，經(jīng)過填充二氧化硅薄膜，再采用熱氧化來消耗暴露出來的單晶硅，從而修復(fù)淺溝槽頂部的損傷，頂部是器件工作的區(qū)域，因此該方法大大的提高了器件的可靠性。

附圖說明

參考所附附圖，以更加充分的描述本發(fā)明的實施例。然而，所附附圖僅用于說明和闡述，并不構(gòu)成對本發(fā)明范圍的限制。

圖1是本發(fā)明方法中光刻蝕后形成的淺溝槽的結(jié)構(gòu)示意圖；

圖2是本發(fā)明方法中高密度等離子體完成的部分填充的淺溝槽的結(jié)構(gòu)示意圖；

圖3是本發(fā)明方法中熱氧化后形成的淺溝槽的結(jié)構(gòu)示意圖；

圖4是本發(fā)明方法中最后一步沉積完成后的淺溝槽的結(jié)構(gòu)示意圖。

具體實施方式

本發(fā)明提供一種淺溝槽填充方法，可應(yīng)用于技術(shù)節(jié)點為45/40nm、32/28nm、小于等于22nm的工藝中；可應(yīng)用于以下技術(shù)平臺中：Logic、Memory、RF、HV。

如圖1-4所示，一種淺溝槽填充方法，其中，所述方法包括：

步驟S1、提供一形成有淺溝槽的半導(dǎo)體結(jié)構(gòu)；