[發(fā)明專利]一種驗證缺陷檢測程序靈敏度的方法

有效

• 申請?zhí)枺?/td>: 201410106633.0
• 申請日: 2014-03-20
• 公開（公告）號: CN103904002A
• 公開（公告）日: 2014-07-02
• 發(fā)明（設(shè)計）人: 倪棋梁;陳宏璘;龍吟
• 申請（專利權(quán)）人: 上海華力微電子有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66
• 代理公司: 上海申新律師事務(wù)所 31272
• 代理人: 吳俊

技術(shù)領(lǐng)域

本發(fā)明涉及用于半導(dǎo)體檢測工藝領(lǐng)域，尤其涉及一種驗證缺陷檢測程序靈敏度的方法。

背景技術(shù)

隨著設(shè)計與制造技術(shù)的發(fā)展，集成電路設(shè)計從晶體管的集成發(fā)展到邏輯門的集成，現(xiàn)在又發(fā)展到IP的集成，芯片的集成度越來越高。

一般在先進的芯片制造過程中都會涉及到光學(xué)的缺陷檢測，缺陷檢測的基本工作原理是將芯片上的光學(xué)圖像轉(zhuǎn)換成為可由不同亮暗灰階表示的數(shù)據(jù)圖像，再通過相鄰芯片上的數(shù)據(jù)比較來檢測缺陷的位置,有在水平方向的相鄰芯片的比較，也有在垂直方向的相鄰芯片的比。而且，并不是芯片上的所有的缺陷都會對電路的最終性能造成影響，如一個55nm技術(shù)平臺的缺陷其在柵極工藝的最小設(shè)計尺寸為55nm，后段的第二層金屬連線工藝的最小設(shè)計尺寸為100nm，所以同樣的一個40nm大小的缺陷對柵極工藝會造成良率的損失，但對于后者就不會有任何的影響。所以在實際的生產(chǎn)過程中，往往對于小尺寸設(shè)計線寬的工藝采用高分辨率的檢測方法，大尺寸設(shè)計線寬的工藝采用低分辨率的檢測方法以提高檢測設(shè)備的產(chǎn)能。

缺陷檢測設(shè)備靈敏度的調(diào)整與檢測程序的各種參數(shù)的調(diào)整是密切相關(guān)的，但是在創(chuàng)建檢測程序時實際晶圓上往往沒有剛好符合最小設(shè)計尺寸大小的缺陷，所以工程師比較難于調(diào)整到適合的靈敏度，通常需要經(jīng)過一段時間的生產(chǎn)才能驗證缺陷檢測程序?qū)嶋H的靈敏度。

所以，若有一種方法可以在創(chuàng)建缺陷檢測的程序時就能夠驗證缺陷檢測的靈敏度，就可以消除由于檢測程序靈敏設(shè)置的不合理，導(dǎo)致的后續(xù)生產(chǎn)過程中檢測的風(fēng)險。

中國專利（CN103502801A）公開了一種缺陷分類方法，使用拍攝試樣的裝置以及與制造上述試樣的工序?qū)?yīng)的分類制程程序來分類缺陷圖像，其特征在于，該缺陷分類方法具有以下步驟：通過與第一圖像拍攝裝置的分類制程程序相同的工序?qū)?yīng)的第二圖像拍攝裝置的分類制程程序，來定義與以上述第一圖像拍攝裝置的分類制程程序定義的分類相同的分類；從由上述第二圖像拍攝裝置拍攝得到的缺陷圖像中，確定與登記到以上述第一圖像拍攝裝置的分類制程程序定義的分類類中的示教圖像相同種類的缺陷圖像；以及將上述確定出的缺陷圖像登記到以上述第二圖像拍攝裝置的分類制程程序定義的分類類中的、與登記了上述示教圖像的上述第一圖像拍攝裝置的分類相同的分類中。但該專利缺乏有效性的靈敏度調(diào)整方法。

中國專利（CN1815206）公開了一種光學(xué)元件缺陷檢測方法，檢測疊積多個具有透光性的層的光學(xué)元件的缺陷，其特征在于，包含以下步驟：使檢測用的光從光學(xué)元件的一端面部入射的入射步驟；以相互不同的多個觀察角度，檢測從光學(xué)元件的疊層方向的一表面出射的光的光強度的檢測步驟；對檢測出的各觀察角度的光強度進行比較的比較步驟；以及根據(jù)所述比較步驟的比較結(jié)果和預(yù)定的缺陷觀察角度與光強度的相關(guān)關(guān)系，判斷缺陷的正當(dāng)性的判斷步驟。但該專利任然缺乏有效性的靈敏度調(diào)整方法。

發(fā)明內(nèi)容

鑒于上述問題，本發(fā)明提供一種驗證缺陷檢測程序靈敏度的方法。

本發(fā)明解決技術(shù)問題所采用的技術(shù)方案為：

一種驗證缺陷檢測程序靈敏度的方法，適用于晶圓缺陷的光學(xué)檢測程序，所述光學(xué)檢測程序中包括光學(xué)顯微鏡，其中，所述驗證缺陷檢測程序靈敏度的方法包括以下步驟：

步驟1，利用掩模板通過光刻的方法將電路圖投影到晶圓上，所述掩模板上設(shè)有設(shè)定缺陷；

步驟2，通過所述光學(xué)顯微鏡檢測到所述晶圓上的缺陷，并驗證得出當(dāng)層工藝缺陷檢測的靈敏度。

其中，所述設(shè)定缺陷的最小尺寸與當(dāng)層工藝的最小設(shè)計尺寸一致。

其中，所述設(shè)定缺陷的電路走向與當(dāng)層工藝的設(shè)計一致。

其中，還包括步驟3，在實際的檢測程序中將步驟1和2中的缺陷移除。

其中，所述步驟2中通過將芯片上的光學(xué)圖像轉(zhuǎn)換成為由不同亮暗灰階表示的數(shù)據(jù)圖像，并比較以檢測缺陷的位置。

其中，所述步驟1中在掩膜版上的其中一個芯片的空曠位置設(shè)置一個電路排布與當(dāng)層工藝一致的設(shè)定缺陷。

本發(fā)明的技術(shù)方案根據(jù)在芯片上設(shè)計的與當(dāng)層最小設(shè)計尺寸一致的缺陷，在設(shè)定缺陷檢測程序的靈敏度時進行合理的各種參數(shù)的設(shè)置，避免由于檢測程序靈敏設(shè)置的不合理，導(dǎo)致的后續(xù)生產(chǎn)過程中檢測的風(fēng)險。

附圖說明

參考所附附圖，以更加充分的描述本發(fā)明的實施例。然而，所附附圖僅用于說明和闡述，并不構(gòu)成對本發(fā)明范圍的限制。

圖1本發(fā)明實施例的光刻的示意圖；

圖2本發(fā)明實施例的缺陷的形貌示意圖。

具體實施方式