[發(fā)明專利]一種面向多核的可重構(gòu)容錯系統(tǒng)及方法

在審

• 申請?zhí)枺?/td>: 201410101450.X
• 申請日: 2014-03-18
• 公開（公告）號: CN103870353A
• 公開（公告）日: 2014-06-18
• 發(fā)明（設(shè)計）人: 張少林;楊孟飛;劉鴻瑾;肖愛斌;劉波;華更新;吳一帆;楊樺;劉淑芬;姜宏;王若川;吳軍;譚彥亮;曹志威
• 申請（專利權(quán)）人: 北京控制工程研究所
• 主分類號: G06F11/07
• 分類號: G06F11/07
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 安麗

1.一種面向多核的可重構(gòu)容錯系統(tǒng)，其特征在于包括：處理器單元、容錯控制系統(tǒng)和存儲單元；其中：

處理器單元（PE，Processor?Element）負(fù)責(zé)數(shù)據(jù)處理和命令執(zhí)行；所述處理器單元采用四模冗余設(shè)計，即在同一芯片內(nèi)部集成了四個完全一樣的處理器單元；四個處理器單元在容錯控制系統(tǒng)的控制下組成冗余容錯模式，每個處理器單元接收相同的處理任務(wù)，在全局同步時鐘的驅(qū)動下進(jìn)行數(shù)據(jù)和命令的執(zhí)行，處理得到的結(jié)果輸出到容錯控制系統(tǒng)的表決器模塊進(jìn)行數(shù)據(jù)比對；

容錯控制系統(tǒng)，實(shí)現(xiàn)容錯處理和故障修復(fù)功能，包括表決器、重構(gòu)容錯控制模塊和I/O控制模塊；表決器負(fù)責(zé)接收四個處理器單元的數(shù)據(jù)輸出，利用純硬件邏輯來實(shí)現(xiàn)四個處理器單元輸出結(jié)果進(jìn)行表決，并將表決結(jié)果輸出給I/O控制模塊和重構(gòu)容錯控制模塊；

重構(gòu)容錯控制模塊，根據(jù)表決器和四個處理器單元的狀態(tài)來完成對故障核的隔離、修復(fù)和同步；當(dāng)有一個處理器單元發(fā)生故障時，重構(gòu)容錯控制模塊識別發(fā)生故障的處理器單元，通過切斷其數(shù)據(jù)輸入并置該處理器單元健康狀態(tài)為無效，將有故障的處理器單元從系統(tǒng)任務(wù)處理中隔離出來；同時進(jìn)行系統(tǒng)工作模式的降級，即從QMR降級到三模冗余模式（TMR）或從TMR降級到二模冗余模式（DMR），保證系統(tǒng)能夠以一個較高的可靠性運(yùn)行；當(dāng)故障核修復(fù)完成后，在操作系統(tǒng)和重構(gòu)容錯控制模塊的控制下，新的處理器單元重新加入到系統(tǒng)任務(wù)處理中，同時系統(tǒng)完成工作模式的升級；

I/O控制模塊，負(fù)責(zé)控制四個處理器單元對外的輸入輸出接口；根據(jù)表決器提供的處理器單元的狀態(tài)信息，在時鐘信號驅(qū)動下，將外部任務(wù)數(shù)據(jù)輸入分發(fā)給處于健康狀態(tài)的處理器單元，并和表決器配合將正確的處理結(jié)果進(jìn)行選通輸出；輸入控制為了保證四個處理器單元任務(wù)輸入一致性，進(jìn)而保證四個處理器單元處理節(jié)奏的同步；

存儲單元，為四個處理器單元各自配備了獨(dú)立的片外RAM和ROM，對重構(gòu)控制系統(tǒng)配備獨(dú)立的存儲單元，實(shí)現(xiàn)了各個模塊之間的低耦合設(shè)計，降低了故障傳播的風(fēng)險，提高系統(tǒng)可靠性。

2.根據(jù)權(quán)利要求1所述的面向多核的可重構(gòu)容錯方法，其特征在于實(shí)現(xiàn)過程如下：

（1）系統(tǒng)上電后初始化，工作在四模冗余的拜占庭容錯模式，四個處理器單元A、B、C、D執(zhí)行相同的任務(wù)，處理結(jié)果進(jìn)行四模比對后進(jìn)行輸出；

（2）某一時刻處理器單元A自檢出現(xiàn)故障，或者在結(jié)果比對中處理器單元A與其它三個處理器單元B、C、D比對不一致次數(shù)超出了規(guī)定次數(shù)，則認(rèn)為處理器單元A陷入了失效狀態(tài)，此時在容錯控制系統(tǒng)的作用下，將處理器單元A與其它處理器單元B、C、D隔離開來，不再接收和執(zhí)行處理任務(wù)，整個系統(tǒng)由之前的四模冗余的拜占庭容錯模式，降級為三模冗余的TMR容錯模式，實(shí)現(xiàn)了系統(tǒng)工作模式的降級容錯；

（3）系統(tǒng)在TMR容錯模式下工作，若此時處理器單元B發(fā)生故障，則容錯控制系統(tǒng)將處理器單元B與處理器單元C、D隔離，處理器單元B不再接收處理任務(wù)，此時系統(tǒng)由之前的TMR容錯模式降級為雙模冗余的DMR容錯模式，實(shí)現(xiàn)了在TMR容錯模式下的系統(tǒng)降級容錯；

（4）系統(tǒng)在DMR模式下工作，此時處理器單元C和處理器單元D接收相同的系統(tǒng)處理任務(wù)，處理完成后進(jìn)行雙模比對后輸出；若在比對過程中出現(xiàn)處理器單元C和處理器單元D結(jié)果不一致，則此時系統(tǒng)無法得出正確的處理結(jié)果，系統(tǒng)陷入了完全故障狀態(tài)。容錯控制系統(tǒng)停止系統(tǒng)任務(wù)輸入，控制整個系統(tǒng)進(jìn)行全局復(fù)位或重配置，修復(fù)完成后系統(tǒng)進(jìn)行初始化，四個處理器單元A、B、C、D重新組成四模冗余的拜占庭容錯結(jié)構(gòu)，進(jìn)行工作。整個系統(tǒng)完成了DMR模式下的重構(gòu)容錯過錯，并恢復(fù)到拜占庭容錯模式下工作；

（5）系統(tǒng)重構(gòu)升級過程，上述工作中出現(xiàn)故障的處理器單元A和處理器單元B被隔離后，在容錯控制系統(tǒng)作用下進(jìn)行故障修復(fù)，采用處理器單元復(fù)位或采用基于FPGA的在線部分重配置方法對故障處理器單元區(qū)域進(jìn)行在線重構(gòu)，將處理器單元從失效狀態(tài)中恢復(fù)到健康的狀態(tài)。修復(fù)完成的處理器單元A和處理器單元B自檢通過后通知容錯控制系統(tǒng)；

容錯控制系統(tǒng)接到處理器單元B修復(fù)完成的通知后，根據(jù)系統(tǒng)處理任務(wù)，在下一個新任務(wù)執(zhí)行之前，將處理器單元B重新加入到系統(tǒng)工作模塊中，同時系統(tǒng)由雙模冗余的DMR工作模式升級為三模冗余的TMR工作模式；

容錯控制系統(tǒng)接到處理器單元A修復(fù)完成的通知后，根據(jù)系統(tǒng)處理任務(wù)，在下一個新任務(wù)執(zhí)行之前，將處理器單元A重新加入到系統(tǒng)工作模塊中，同時系統(tǒng)也就由三模冗余的TMR工作模式升級為四模冗余的拜占庭容錯工作模式；

上述系統(tǒng)重構(gòu)升級過程是在系統(tǒng)工作過程中根據(jù)處理器單元修復(fù)完成時機(jī)而實(shí)時進(jìn)行的，一旦有處理器單元修復(fù)完成并通知容錯控制系統(tǒng)后，容錯控制系統(tǒng)便在下一個任務(wù)到來之前，將新修復(fù)完成的處理器單元加入到執(zhí)行系統(tǒng)中，以實(shí)現(xiàn)系統(tǒng)的工作模式升級。