[發明專利]具有測試單元的半導體器件、電子器件和測試方法

有效

• 申請號: 201410101376.1
• 申請日: 2014-03-18
• 公開（公告）號: CN104517938B
• 公開（公告）日: 2018-06-26
• 發明（設計）人: 裴柄郁
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544;H01L21/66
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 顧紅霞;何勝勇

1.一種半導體器件，包括：

半導體基板，其包括由器件隔離區限定的有源區；

觸點，其包含金屬材料并形成在所述半導體基板上；以及

測試單元，其形成在所述觸點附近，用以確定由所述觸點導致的金屬污染，

其中，所述觸點包括穿過所述半導體基板的硅穿孔，并且

所述測試單元形成在邏輯單元與所述硅穿孔之間的區域中，并且

其中，所述測試單元包括：

第一連接結構和第二連接結構，其在所述半導體基板上以預定距離相隔開；

第三連接結構，其在所述第一連接結構與所述第二連接結構之間形成在所述有源區上；以及

第四連接結構，其形成在所述第二連接結構上。

2.根據權利要求1所述的半導體器件，其中，所述區域被包含在排除區中。

3.根據權利要求1所述的半導體器件，其中，

所述第一連接結構和所述第二連接結構均包括金屬觸點或金屬線。

4.根據權利要求1所述的半導體器件，其中，

所述第三連接結構和所述第四連接結構均由金屬觸點形成。

5.根據權利要求1所述的半導體器件，其中，

所述第一連接結構和所述第二連接結構均包括：

柵極絕緣膜，其形成在所述半導體基板上；

多晶硅層，其形成在所述柵極絕緣膜上；

金屬層，其形成在所述多晶硅層上；以及

覆蓋膜，其形成所述金屬層上。

6.一種半導體器件，包括：

半導體基板，其包括由器件隔離區限定的有源區；

觸點，其包含金屬材料并形成在所述半導體基板上；以及

測試單元，其形成在所述觸點附近，用以確定由所述觸點導致的金屬污染，

其中，所述觸點包括穿過所述半導體基板的硅穿孔，并且

所述測試單元形成在邏輯單元與所述硅穿孔之間的區域中，并且

所述測試單元包括：

第一溝槽和第二溝槽，其形成在所述半導體基板中；

有源區，其從所述第一溝槽和所述第二溝槽中突出；

絕緣膜，其沿著所述半導體基板與所述第一溝槽之間及所述半導體基板與所述第二溝槽之間的臺階部形成；

第一連接結構和第二連接結構，其分別形成在所述第一溝槽和所述第二溝槽中的所述絕緣膜上，并包含導電材料；

第三連接結構，其形成在突出的所述有源區上；以及

第四連接結構，其形成在所述第二連接結構上。

7.根據權利要求6所述的半導體器件，其中，

所述絕緣膜形成在所述第一溝槽和所述第二溝槽各自的側壁和底面上。

8.根據權利要求6所述的半導體器件，其中，

所述第三連接結構和所述第四連接結構均包括金屬觸點。

9.根據權利要求6所述的半導體器件，還包括：

間隔物，其形成在所述第三連接結構的側壁上。

10.根據權利要求6所述的半導體器件，其中，

所述測試單元還包括耗盡層，所述耗盡層形成在所述絕緣膜與突出的所述有源區之間的區域中。

11.一種半導體器件，包括：

邏輯單元，其形成在半導體基板上，用以執行存儲操作；

硅穿孔，其形成為穿過所述半導體基板；以及

測試單元，其形成在所述邏輯單元與所述硅穿孔之間，用以確定所述硅穿孔附近的半導體基板中存不存在短路，

其中，所述測試單元包括：

第一連接結構和第二連接結構，其在所述半導體基板上以預定距離相隔開；

第三連接結構，其在所述第一連接結構與所述第二連接結構之間形成在有源區上；以及

金屬觸點，其與所述第二連接結構相連。