[發明專利]緩沖存儲器、緩沖存儲器控制單元和緩沖存儲器的控制方法

有效

• 申請號: 201410101367.2
• 申請日: 2014-03-18
• 公開（公告）號: CN104077237B
• 公開（公告）日: 2017-09-12
• 發明（設計）人: 平尾太一
• 申請（專利權）人: 索尼公司
• 主分類號: G06F12/0806
• 分類號: G06F12/0806;G06F12/0811
• 代理公司: 北京信慧永光知識產權代理有限責任公司11290
• 代理人: 陳桂香,褚海英

技術領域

本發明涉及緩沖存儲器（cache memory）。特別地，本發明涉及能夠在不等待先前對存儲器的訪問的響應情況下發出后續的訪問的成組相聯型緩沖存儲器、緩沖存儲器控制單元及該緩沖存儲器的控制方法。

背景技術

緩沖存儲器已被用作減少從處理器到主存儲器的訪問頻率的措施。由于對主存儲器的訪問的完成時間的減少程度小于處理器的處理速度的增加程度，所以對緩沖存儲器的這類使用進行了研究。主存儲器的單位容量的成本相對較低，但是訪問完成時間相對較長。相反地，緩沖存儲器的單位容量的成本相對較高，但是訪問完成時間相對較短。通過在處理器和主存儲器之間設置具有緩沖存儲器的等級化存儲機制，能夠實現成本的降低和訪問完成時間的縮短。

近來，在各種包含處理器的系統中，包含多個處理器的系統正在成為主流系統。上述存儲機制的等級化的發展導致了使用二級緩存或三級緩存，二級緩存或三級緩存可以是由多個處理器共用的存儲器件。

當處理器訪問緩沖存儲器時，所期望的數據優選地存在于緩沖存儲器中。然而，所期望的數據實際上可能不存在于緩沖存儲器上，這導致了緩存缺失（cache miss）。在這樣的情況下，當緩沖存儲器是比主存儲器更靠近處理器的一級時，發生了從緩沖存儲器到主存儲器的訪問。

在多個處理器共用緩沖存儲器的情況下，出現了這樣的問題：在對主存儲器的這樣的訪問期間，整個系統如何高效地進行處理直到完成訪問而不中斷操作?？刹捎孟铝型緩絹斫鉀Q上述問題。

（1）當對該緩沖存儲器的后續訪問導致緩存命中（cache hit）時，繼續此處理（缺失命中，hit under miss）。

（2）除（1）之外，當對該緩沖存儲器的后續訪問導致緩存缺失時，也繼續此處理（缺失下缺失，miss under miss）。

當試圖實現這樣的缺失命中或缺失下缺失時，必須暫停對該緩存線的訪問直到完成因緩存缺失而產生的填充或回寫處理。因而，在先前提出的緩沖存儲器中，為了使緩存線暫停直到完成填充處理，為各緩存線設置有例如用于表明訪問是否暫停的標記（例如，日本待審查專利申請H6-149673和2010-033480）。

發明內容

在上述現有的方式中，通過為各緩沖線設置標記來暫停對相關緩存線的訪問。然而，當組合提供這樣的標記、有效和臟管理以及緩存線選擇控制時，電路規模增大，且這類功能的校驗不利地變得復雜。

因此，期望以簡單構造實現緩沖存儲器中的訪問暫停。

本發明的實施例提供了一種緩沖存儲器，其包括：標記存儲部，在所述標記存儲部中由被訪問地址的第一地址部分查找多個索引中的一個索引，每個索引包含多個標記地址和一個暫停表示部；數據存儲部，所述數據存儲部用于存儲與所述多個索引中的每個索引的所述多個標記地址相對應的各項數據；標記控制部，當查找到的索引中包含的所述暫停表示部指示暫停時，所述標記控制部使與所述被訪問地址相關的訪問進行等待，并且當所述查找到的索引中包含的所述暫停表示部指示不暫停時，所述標記控制部將所述被訪問地址的不同于所述第一地址部分的第二地址部分與所述查找到的索引中包含的所述多個標記地址中的各標記地址進行比較，并檢測與所述第二地址部分相一致的標記地址；以及數據控制部，當所述查找到的索引中包含的所述暫停表示部指示不暫停時，所述數據控制部從所述數據存儲部中選擇與如下標記地址相對應的數據，該標記地址是所述查找到的索引中包含的所述多個標記地址之中的與所述第二地址部分相一致的標記地址。因此，提供了通過參照所述查找到的索引中包含的所述暫停表示部來確定是否使所述緩沖存儲器的處理進行等待的功能。

有利地，所述暫停表示部可以包括讀取引起暫停表示部和寫入引起暫停表示部，所述讀取引起暫停表示部用于表示由讀取處理引起的暫停，且所述寫入引起暫停表示部用于表示由寫入處理引起的暫停，且當在所述查找到的索引中所述讀取引起暫停表示部和所述寫入引起暫停表示部中的一者或兩者指示暫停時，所述標記控制部使與所述被訪問地址相關的所述訪問進行等待。因此，提供了將引起暫停的處理分離的功能。

有利地，所述緩沖存儲器可以是由多個主機共用的公用緩沖存儲器。