[發明專利]一種半導體器件的制造方法

有效

• 申請號: 201410101098.X
• 申請日: 2014-03-18
• 公開（公告）號: CN104934323B
• 公開（公告）日: 2018-03-16
• 發明（設計）人: 余云初;丁士成;沈憶華
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 北京市磐華律師事務所11336
• 代理人: 董巍,高偉

技術領域

本發明涉及半導體制造工藝，具體而言涉及一種嵌入式鍺硅層的制作方法。

背景技術

為了提高PMOS器件溝道中載流子的遷移率，在PMOS器件將要形成源/漏區的部分制作凹槽以形成嵌入式鍺硅層的技術已經成為廣為關注的熱點。對于45nm以下節點的半導體制造工藝，由于器件尺寸的按比例縮小，器件溝道的長度也相應縮短，因此，有相關研究指出在PMOS器件將要形成源/漏區的部分制作側壁向器件溝道方向內凹的凹槽可以有效縮短器件溝道的長度，滿足器件尺寸按比例縮小的要求；同時，由于這種凹槽具有在柵極側墻下方較大下切的特點，因此，在這種凹槽中形成的嵌入式鍺硅層可以對器件溝道區產生更大的應力。

制作具有上述特點的凹槽的基本思路是：采用干法蝕刻在PMOS器件將要形成源/漏區的部分先形成一個凹槽，然后采用濕法蝕刻使該凹槽的側壁向器件溝道方向內凹。如圖1A所示，在實施所述干法蝕刻之前，需要在柵極結構101（作為示例，柵極結構101包括自下而上層疊的柵極介電層101a、柵極材料層101b和柵極硬掩蔽層101c）的兩側依次形成第一側墻102和第二側墻103，其中，第一側墻102的構成材料為氧化物，第二側墻103的構成材料為采用以六氯乙硅烷為基礎源氣體的爐溫化學氣相沉積工藝形成的氮化硅，在形成所述凹槽之后，于所述凹槽中外延生長嵌入式鍺硅層104，并在嵌入式鍺硅層104的頂部形成硅帽層105；如圖1B所示，在形成硅帽層105之后，實施濕法蝕刻去除第二側墻103，由于第二側墻103的構成材料為采用以六氯乙硅烷為基礎源氣體的爐溫化學氣相沉積工藝形成的氮化硅，所述濕法蝕刻的腐蝕液熱磷酸對該氮化硅具有很高的蝕刻速率，難以精確控制蝕刻終點，進而導致嵌入式鍺硅層104的鄰近第二側墻103的部分也被去除，形成孔洞106，影響器件的性能。

因此，需要提出一種方法，以解決上述問題。

發明內容

針對現有技術的不足，本發明提供一種半導體器件的制造方法，包括：提供半導體襯底，在所述半導體襯底上形成有柵極結構，在所述柵極結構兩側形成有第一側墻和第二側墻，所述第一側墻位于所述柵極結構和所述第二側墻之間，所述第二側墻的構成材料為采用原子層沉積工藝形成的氮化硅；在所述半導體襯底的PMOS區的將要形成源/漏區的部分形成嵌入式鍺硅層，并在所述嵌入式鍺硅層的頂部形成硅帽層；去除所述第二側墻，僅在所述第一側墻和所述硅帽層之間殘留部分所述第二側墻。

進一步，所述第一側墻的構成材料為氧化物。

進一步，形成所述嵌入式鍺硅層的步驟包括：通過所述第二側墻所構成的工藝窗口，采用先干法蝕刻再濕法蝕刻的工藝在所述半導體襯底中形成∑狀凹槽；對所述∑狀凹槽進行預處理，以確保所述∑狀凹槽的側壁及底部具有清潔的表面；采用選擇性外延生長工藝形成所述嵌入式鍺硅層，以完全填充所述∑狀凹槽。

進一步，所述選擇性外延生長工藝為低壓化學氣相沉積、等離子體增強化學氣相沉積、超高真空化學氣相沉積、快速熱化學氣相沉積和分子束外延中的一種。

進一步，所述嵌入式鍺硅層摻雜有硼，所述硅帽層的構成材料為硅或者硼硅。

進一步，采用濕法蝕刻實施所述去除，所述濕法蝕刻的腐蝕液為熱磷酸。

進一步，所述柵極結構包括自下而上依次層疊的柵極介電層、柵極材料層和柵極硬掩蔽層。

根據本發明，可以有效避免所述濕法蝕刻對所述嵌入式鍺硅層的刻蝕。

附圖說明

本發明的下列附圖在此作為本發明的一部分用于理解本發明。附圖中示出了本發明的實施例及其描述，用來解釋本發明的原理。

附圖中：

圖1A為根據現有技術在PMOS的將要形成源/漏區的部分形成嵌入式鍺硅層之后的器件的示意性剖面圖；

圖1B為實施濕法蝕刻去除圖1A所示出的PMOS的柵極結構兩側的第二側墻時在嵌入式鍺硅層鄰近第二側墻的部分中形成孔洞的示意性剖面圖；

圖2A-圖2B為根據本發明示例性實施例的方法依次實施的步驟所分別獲得的器件的示意性剖面圖；

圖3為根據本發明示例性實施例的方法依次實施的步驟的流程圖。

具體實施方式

在下文的描述中，給出了大量具體的細節以便提供對本發明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發明可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本發明發生混淆，對于本領域公知的一些技術特征未進行描述。