[發明專利]存儲器時序參數的測量裝置、方法及存儲器芯片

有效

• 申請號: 201410100910.7
• 申請日: 2014-03-18
• 公開（公告）號: CN103839590A
• 公開（公告）日: 2014-06-04
• 發明（設計）人: 劉慧;齊子初
• 申請（專利權）人: 龍芯中科技術有限公司
• 主分類號: G11C29/08
• 分類號: G11C29/08;G11C29/10
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 劉芳

技術領域

本發明涉及集成電路領域，尤其涉及一種存儲器時序參數的測量裝置、方法及存儲器芯片。

背景技術

隨著集成電路技術的不斷發展，越來越多的高性能處理器芯片及復雜的片上系統芯片（System?on?Chip，簡稱SOC）被應用在集成電路中。這些高性能處理器芯片及SOC中，大多集成了例如隨機存取存儲器（Random?Access?Memory，簡稱RAM）、4端口的寄存器堆，基于內容尋址的存儲器（Content?Access?Memory，簡稱CAM）等。這些存儲器在制作完成之后必須經過嚴格的測試來保證各項性能參數均滿足要求。

對存儲器的測試包括功能測試和性能測試。對存儲器的功能測試主要是對存儲器的基本功能進行測試，例如，讀操作、寫操作、搜索操作等。存儲器基本功能的測試，常用的方法是通過存儲器的內建自測試(Memory?Built-in?Self?Test，簡稱MBIST)方法，該方法是在設計制作時將BIST電路置入該存儲器所在芯片對存儲器的讀寫操作進行測試。存儲器的性能測試除了對讀寫操作的頻率進行測試外，還需要對一些時序參數進行度量，比如建立時間（setup?time）參數，維持時間（hold?time）參數和存取時間（access?time）參數等。建立時間T_setup是在時鐘到來之前數據輸入需達到穩定的時間；維持時間T_hold是在時鐘到來之后數據輸入必須仍然有效的時間；存取時間T_access是從時鐘到來至存儲器輸出有效數據的時間。現有技術中，通過運行BIST電路來判斷時序是否滿足要求，只能測量出存儲器整體的時序參數，而無法測量出每個輸入或輸出端口的時序參數。

現有技術中，無法測量出存儲器的每個輸入或輸出端口的時序參數，其時序參數的精度較低。

發明內容

本發明提供一種存儲器時序參數的測量裝置、方法及存儲器芯片，以解決現有技術時序參數測量精度低的問題。

本發明提供一種存儲器時序參數的測量裝置，包括：掃描鏈和時鐘控制模塊；其中，所述掃描鏈包括設置在存儲器所在芯片上的至少一組掃描觸發組，每組掃描觸發組分別對應于所述存儲器的一個待測端口，所述掃描觸發組包括至少一個掃描觸發器；至少一個所述掃描觸發器串聯以構成所述掃描觸發組，至少一個所述掃描觸發組串聯以構成所述掃描鏈；所述掃描鏈，用于為所述存儲器提供測試信號；所述測試信號，包括寫配置信息和讀配置信息，用于指示所述存儲器根據所述寫配置信息執行寫操作，根據所述讀配置信息執行讀操作；

所述時鐘控制模塊，分別與所述掃描鏈和所述存儲器連接，用于為所述掃描鏈提供第一時鐘信號，為所述存儲器提供第二時鐘信號，并在所述存儲器執行寫操作或讀操作時通過調整所述第一時鐘信號的捕獲期與所述第二時鐘信號的捕獲期之間的延遲來更新所述第二時鐘信號，直到所述存儲器的執行時序由滿足到不滿足，根據調整的延遲確定所述待測端口的時序參數。

本發明還提供一種存儲器芯片，包括如上所述的存儲器時序參數的測量裝置。

本發明還提供一種存儲器時序參數的測量方法，所述存儲器所在芯片上設置有至少一組掃描觸發組，每組掃描觸發組分別對應于所述存儲器的一個待測端口，所述掃描觸發組包括至少一個掃描觸發器；至少一個所述掃描觸發器串聯以構成所述掃描觸發組，至少一個所述掃描觸發組串聯以構成所述掃描鏈；所述方法包括：

為所述掃描鏈提供第一時鐘信號，控制所述掃描鏈在所述第一時鐘信號的移位期將測試信號串行移位至所述掃描鏈中的掃描觸發器中，所述測試信號，包括寫配置信息和讀配置信息；

為所述存儲器提供第二時鐘信號，控制所述存儲器在所述第二時鐘信號的捕獲期捕獲所述測試信號，根據所述寫配置信息執行寫操作，根據所述讀配置信息執行讀操作；

在所述存儲器執行寫操作或讀操作時通過調整所述第一時鐘信號的捕獲期與所述第二時鐘信號的捕獲期之間的延遲來更新所述第二時鐘信號，直到所述存儲器的執行時序由滿足到不滿足；

根據調整的延遲確定待測端口的時序參數。

本發明還提供一種存儲器時序參數的測量裝置，所述存儲器所在芯片上設置有至少一組掃描觸發組，每組掃描觸發組分別對應于所述存儲器的一個待測端口，所述掃描觸發組包括至少一個掃描觸發器；至少一個所述掃描觸發器串聯以構成所述掃描觸發組，至少一個所述掃描觸發組串聯以構成所述掃描鏈；所述測量裝置，包括：