[發明專利]并行處理的數字濾波器

有效

• 申請號: 201410099339.1
• 申請日: 2014-03-18
• 公開（公告）號: CN103956990B
• 公開（公告）日: 2016-11-30
• 發明（設計）人: 黃朝耿;周志光;林劍
• 申請（專利權）人: 浙江財經大學
• 主分類號: H03H17/02
• 分類號: H03H17/02
• 代理公司: 杭州天正專利事務所有限公司 33201
• 代理人: 王兵;黃美娟

1.并行處理數字濾波器，其特征在于：具有N階（N為偶數），包括：

N/2個模塊化結構A：包含4個乘法器，兩個加法器；每來一個脈沖時鐘，延時器中的值作為信號f_k+1進入后一級模塊；前一級過來的信號f_k和后一級過來的信號b_k+₁分別與參數-sinφ_k和cosφ_k相乘輸入到第一加法器A1，得到的值存入到所述延時器中，為下一時刻的計算做準備；同時，所述前一級過來的信號f_k和所述后一級過來的信號b_k+1分別與參數cosφ_k和sinφ_k相乘輸入到第二加法器A2，形成的信號b_k為前一級模塊做準備；

N/2個模塊化結構B：包含4個乘法器，兩個加法器；每來一個脈沖時鐘，前一級過來的信號f_k和延時器所表征的信號值分別與參數-sinφ_k和cosφ_k相乘輸入到第一加法器B1，形成的信號f_k+1為后一級模塊做準備；同時，所述前一級過來的信號f_k和延時器所表征的信號值分別與參數cosφ_k和sinφ_k相乘輸入到第二加法器B2，形成的信號b_k為前一級模塊做準備；而后一級過來的信號b_k+1對延時器中的值進行更新，為下一時刻的計算做準備；

N+1個抽頭系數，即為N+1個乘法器；

作為第一個模塊的模塊化結構A只包含2個乘法器和1個加法器，整個裝置只包含5N-1個乘法器和3N-1個加法器；

所述的模塊化結構A與模塊化結構B交替級聯形成濾波器傳遞函數的分母，所述的一系列抽頭系數及所有模塊中的參數共同形成濾波器傳遞函數的分子。