[發明專利]帶隙基準電路

有效

• 申請號: 201410098536.1
• 申請日: 2014-03-17
• 公開（公告）號: CN103838281A
• 公開（公告）日: 2014-06-04
• 發明（設計）人: 楊光軍
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: G05F1/46
• 分類號: G05F1/46
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 鄭瑋

技術領域

本發明涉及半導體器件的溫度系數調整技術領域，特別是涉及一種帶隙基準電路。

背景技術

作為對溫度的依賴性不大的基準電壓產生電路而為人熟知的帶隙基準(Bandgap?Voltage?Reference，簡稱BGR)電路，由于產生于硅的能帶間隙大致相等的基準電壓，故被命名為帶隙基準電路，在要得到高精度的基準電壓的情況下經常被人們使用。

使用形成于半導體器件上現有的雙極晶體管構成的帶隙基準電路，通常采用基于正負固定溫度系數物理補償疊加的方式實現。具體的如圖1所示，帶隙基準電路1包括第一溫度系數電路10和第二溫度系數電路20。其中，所述第一溫度系數電路10用于輸出第一溫度系數電壓Vt，所述第二溫度系數電路20用于輸出第二溫度系數電壓△Vt。

所述第一溫度系數電路10具有1個第一能帶間隙元件M0，一般，所述第一能帶間隙元件M0可以為漏極和柵極相互連接的晶體管M0。第一PMOS晶體管P1通過第一節點c向所述第一能帶間隙元件M0提供電流，使得所述第一能帶間隙元件M0具有一負溫度系數的第一溫度系數電壓Vt。

所述第一溫度系數電路10一般還包括第一電阻R1和第二電阻R2，所述第一電阻R1和第二電阻R2串聯后連接所述第一節點c，從而使得所述第一電阻R1和第二電阻R2之間的第三節點a具有第三節點電壓Va。

所述第二溫度系數電路20具有n個第二能帶間隙元件，分別為第1個第二能帶間隙元件M1、第2個第二能帶間隙元件M2，至第n個第二能帶間隙元件Mn，一般，所述第二能帶間隙元件亦可以為漏極和柵極相互連接的晶體管。所述n個第二能帶間隙元件通過第二節點d并聯連接。

所述第二溫度系數電路20一般還包括第三電阻R3和第四電阻R4，所述第三電阻R3和第四電阻R4串聯后連接所述第二節點d，從而使得所述第三電阻R3和第四電阻R4之間的第四節點b具有第四節點電壓Vb。所述第三節點電壓Va和第四節點電壓Vb分別輸入一差分放大器OP的兩個輸入端，以使得第三節點a和第四節點b的電壓相等。

第二PMOS晶體管P2串聯一第五電阻R5之后，通過第二節點d向所述n個第二能帶間隙元件提供電流，使得所述第五電阻R5具有一正溫度系數的第二溫度系數電壓△Vt。

所述第一PMOS晶體管P1和第二PMOS晶體管P2以及第三PMOS晶體管P3的柵極串聯，所述差分放大器OP亦連接所述第三PMOS晶體管P3，所述第三PMOS晶體管P3的發射極連接基準電壓輸出端30，從而將所述第一溫度系數電壓Vt與第二溫度系數電壓的疊加△Vt，輸出一個與溫度系數無關的基準電壓V_REF。

然而，由于半導體工藝的原因，使得所述第一能帶間隙元件M0、第1個第二能帶間隙元件M1、第2個第二能帶間隙元件M2至第n個第二能帶間隙元件Mn相互之間存在不匹配，從而影響所述基準電壓V_REF的精確性。

發明內容

本發明的目的在于，提供一種帶隙基準電路，能夠降低或避免由能帶間隙元件之間的不匹配而造成的所述基準電壓的偏差。

為解決上述技術問題，本發明提供一種帶隙基準電路，包括用于輸出第一溫度系數電壓的第一溫度系數電路、用于輸出第二溫度系數電壓的第二溫度系數電路、用于輸出基準電壓的基準電壓輸出端，其中，所述基準電壓為所述第一溫度系數電壓與第二溫度系數電壓的疊加；

所述帶隙基準電路還包括一第一能帶間隙元件和n個第二能帶間隙元件，所述第一能帶間隙元件通過一第一開關單元接入所述第一溫度系數電路，所述n個第二能帶間隙元件分別通過n個第二開關單元接入所述第二溫度系數電路；

所述第一開關單元還控制所述第一能帶間隙元件選擇性接入所述第二溫度系數電路，所述n個第二開關單元還控制所述n個第二能帶間隙元件選擇性接入所述第一溫度系數電路，在一時間周期內，所述第一開關單元與n個第二開關單元改變導通狀態，使所述第一能帶間隙元件分別與所述n個第二能帶間隙元件交換連接關系，其中，n≥1。

進一步的，所述第一溫度系數電路還包括第一節點，所述第二溫度系數電路還包括第二節點，

所述第一開關單元的第一選擇端連接所述第一節點，所述第一開關單元的第二選擇端連接所述第二節點，所述第一開關單元接收一控制信號，所述控制信號控制所述第一開關單元的第一選擇端導通或第二選擇端導通；