[發明專利]用于引導異構系統并呈現對稱核視圖的方法有效
| 申請號: | 201410098271.5 | 申請日: | 2014-03-17 |
| 公開(公告)號: | CN104503830B | 公開(公告)日: | 2018-05-22 |
| 發明(設計)人: | E·威斯曼;R·拉波波特;M·米謝利;H·沙菲;O·倫茨;J·W·布蘭德特;S·A·費舍爾;B·L·托爾;I·M·索迪;A·納韋;G·N·斯里尼瓦薩;A·V·喬保爾;S·D·哈恩;D·A·考法蒂;R·J·芬格;G·康納;E·高巴托夫;M·奈克;A·J·赫德瑞奇;A·帕拉哈卡蘭;S·S·加哈吉達;P·布萊特;P·納凡茲;A·D·亨羅伊德;D·R·薩巴瑞迪 | 申請(專利權)人: | 英特爾公司 |
| 主分類號: | G06F9/48 | 分類號: | G06F9/48;G06F9/50 |
| 代理公司: | 上海專利商標事務所有限公司 31100 | 代理人: | 毛力 |
| 地址: | 美國加利*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 用于 引導 系統 呈現 對稱 視圖 方法 | ||
描述了一組異構處理器架構和一種引導異構處理器的方法。根據一個實施例的處理器包括:一組大型物理處理器核;一組小型物理處理器核,相對于所示大型物理處理器核,該小型物理處理器核具有相對較低性能的處理能力和相對較低的功率使用;以及封裝單元,用于啟用自舉處理器。自舉處理器初始化同構物理處理器核,而異構處理器向系統固件接口呈現同構處理器的外觀。
本申請涉及并要求2013年3月15日提交的臨時申請序列號61/801615的權益,該臨時申請通過引用納入于此。
技術領域
本發明一般涉及計算機處理器領域。更具體地,本發明涉及用于初始化并引導異構處理器的裝置和方法。
背景技術
現代手持式設備由于其小尺寸而既具有功耗也具有散熱約束,但消費者正期望要求日益進步的計算功率的日益進步的功能。為了既提供降低的功耗又提供增加的計算資源,可以采用異構處理器。異構計算架構提供優于同構架構的獨特優點,因為一種以上類型的計算元件可用于執行計算任務,這允許較低強度的計算任務由功率高效的計算元件來執行,而較高強度的計算任務在更強大的計算元件上執行。
盡管異構計算架構的公知優點,但現實世界中存在用于CPU核的異構計算的很少示例。這些架構要求軟件知道如何適當地調度任務到每一CPU核類型(在這種情況下,計算元件是CPU核)。隨著硬件演進以及核類型變化,軟件(例如,操作系統)非常難以跟蹤可用的不同類型的CPU核以及如何高效地利用異構性。
附圖說明
可結合附圖從以下詳細描述中獲得對本發明的更好理解,其中:
圖1A是示出根據本發明的實施例的示例性有序流水線以及示例性寄存器重命名的無序發布/執行流水線兩者的框圖;
圖1B是示出根據本發明的實施例的有序架構核的示例性實施例以及包括在處理器中的示例性寄存器重命名的無序發布/執行架構核兩者的框圖;
圖2是根據本發明的實施例的單核處理器和多核處理器的框圖,具有集成的存儲器控制器和圖形器件;
圖3示出了根據本發明一個實施例的系統的框圖;
圖4示出了根據本發明的實施例的第二系統的框圖;
圖5示出了根據本發明的實施例的第三系統的框圖;
圖6示出了根據本發明的實施例的片上系統(SoC)的框圖;
圖7示出了對比根據本發明實施例的使用軟件指令轉換器將源指令集中的二進制指令轉換為目標指令集中的二進制指令的框圖;
圖8示出了異構核計算架構的一個實施例。
圖9A和9B是根據一實施例的系統引導流程的概覽的流程圖。
圖10是示出根據一實施例的在固件和微代碼元件之間傳遞的數據和消息的時序圖。
圖11A-11B示出了具有隱藏的大型核和多個可見小型核的系統的一個實施例。
具體實施方式
在下面的描述中,出于說明目的,闡述了眾多具體細節以便提供對以下描述的本發明的實施例的全面理解。然而,對本領域技術人員將顯而易見的是,沒有這些具體細節中的一些也可實施本發明的諸實施例。在其他實例中,眾所周知的結構和設備以框圖形式示出,以避免淡化本發明的實施例的底層原理。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于英特爾公司,未經英特爾公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410098271.5/2.html,轉載請聲明來源鉆瓜專利網。





