[發明專利]用于標記需要寫回持久存儲的非事務代碼區的開頭和結束的指令

有效

• 申請號: 201410098020.7
• 申請日: 2014-03-17
• 公開（公告）號: CN104050112B
• 公開（公告）日: 2017-06-20
• 發明（設計）人: T·威爾豪姆
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F12/0804
• 分類號: G06F12/0804;G06F9/46
• 代理公司: 上海專利商標事務所有限公司31100
• 代理人: 毛力

1.一種處理器，包括：

到非易失性隨機存取存儲器的接口；以及

用于以下操作的邏輯電路：

檢測對所述非易失性隨機存取存儲器進行寫入的非事務操作的開始或者啟用跟蹤高速緩存行改變的特殊硬件的事務操作的開始；

檢測到所述非事務操作的開始的情況下，由跟蹤高速緩存行改變的特殊硬件跟蹤寫入所述非易失性隨機存取存儲器的高速緩存行來發現由所述非事務操作的修改，以及在檢測到所述非事務操作的結束的情況下將經修改的高速緩存行寫回所述非易失性隨機存取存儲器；以及

檢測到事務操作的開始的情況下，由跟蹤高速緩存行改變的特殊硬件跟蹤在所述事務操作中被寫入的高速緩存行，以及在檢測到所述事務操作的結束的情況下執行提交或者退回。

2.如權利要求1所述的處理器，其特征在于，所述非易失性隨機存取存儲器是相變存儲器。

3.如權利要求2所述的處理器，其特征在于，所述非易失性隨機存取存儲器是相變存儲器和開關。

4.如權利要求1-3中的任一項所述的處理器，其特征在于，還包括指令執行流水線，用于執行第一指令以標識對所述非易失性隨機存取存儲器進行寫入的非事務操作的開始和執行第二指令以標識對所述非易失性隨機存取存儲器進行寫入的非事務操作的結束。

5.如權利要求4所述的處理器，其特征在于，還包括耦合到所述指令執行流水線和所述邏輯電路的高速緩存轉儲清除電路。

6.如權利要求5所述的處理器，其特征在于，所述指令執行流水線阻止任何其他指令的執行，直至對所述非易失性隨機存取存儲器進行寫入的非事務操作的結束。

7.一種計算機實現的方法，包括：

由處理器檢測對非易失性隨機存取存儲器進行寫入的非事務操作的開始或者啟用跟蹤高速緩存行改變的所述處理器的特殊硬件的事務操作的開始；

檢測到所述非事務操作的開始的情況下，由跟蹤高速緩存行改變的特殊硬件跟蹤寫入所述非易失性隨機存取存儲器的高速緩存行來發現由所述非事務操作的修改，以及在檢測到所述非事務操作的結束的情況下將經修改的高速緩存行寫回所述非易失性隨機存取存儲器；以及

檢測到事務操作的開始的情況下，由跟蹤高速緩存行改變的特殊硬件跟蹤在所述事務操作中被寫入的高速緩存行，以及在檢測到所述事務操作的結束的情況下執行提交或者退回。

8.如權利要求7所述的方法，其特征在于，第一指令的執行使得所述處理器標識對所述非易失性隨機存取存儲器進行寫入的非事務操作的開始，并且第二指令的執行使得所述處理器標識對所述非易失性隨機存取存儲器進行寫入的非事務操作的結束。

9.如權利要求7所述的方法，其特征在于，所述非易失性隨機存取存儲器是用相變存儲器來實現的。

10.如權利要求9所述的方法，其特征在于，所述非易失性隨機存取存儲器是用相變存儲器和開關來實現的。

11.如權利要求7所述的方法，其特征在于，還包括阻止任何其他指令的執行，直至對所述非易失性隨機存取存儲器進行寫入的非事務操作的結束。

12.如權利要求7所述的方法，其特征在于，還包括響應于對所述非易失性隨機存取存儲器進行寫入的非事務操作的結束或者所述事務操作的結束來禁用所述特殊硬件。

13.一種處理器，包括：

高速緩存單元，包括一個或多個高速緩存級；

與所述高速緩存單元耦合的處理器核，所述處理器核用于：

檢測對非易失性隨機存取存儲器進行寫入的非事務操作的開始或者啟用跟蹤高速緩存行改變的所述處理器的特殊硬件的事務操作的開始；

檢測到所述非事務操作的開始的情況下，由跟蹤高速緩存行改變的特殊硬件跟蹤寫入所述非易失性隨機存取存儲器的高速緩存行來發現由所述非事務操作的修改，以及在檢測到所述非事務操作的結束的情況下將經修改的高速緩存行寫回所述非易失性隨機存取存儲器；以及

檢測到事務操作的開始的情況下，由跟蹤高速緩存行改變的特殊硬件跟蹤在所述事務操作中被寫入的高速緩存行，以及在檢測到所述事務操作的結束的情況下執行提交或者退回。