[發明專利]用于固態圖像傳感器的模擬讀出預處理電路

有效

• 申請號: 201410097892.1
• 申請日: 2014-03-17
• 公開（公告）號: CN103905750B
• 公開（公告）日: 2017-05-03
• 發明（設計）人: 李全良;吳南健;劉力源;韓燁
• 申請（專利權）人: 中國科學院半導體研究所
• 主分類號: H04N5/378
• 分類號: H04N5/378
• 代理公司: 中科專利商標代理有限責任公司11021
• 代理人: 曹玲柱

技術領域

本發明涉及集成電路技術領域，尤其涉及一種用于固態圖像傳感器的模擬讀出預處理電路。

背景技術

固態圖像傳感器主要包括：CCD(Charge Coupled Device)和CIS(CMOS Image Sensor)圖像傳感器兩種。分辨率為M×N的固態圖像傳感器一般包括像素陣列(大小為M×N)、模擬讀出處理電路以及數字控制模塊等。其中，模擬讀出處理電路的大小為1×P，1≤P≤N；其中P＝1，串行讀出，并行度最低，主要用于低速圖像傳感器；P＝N，全列并行讀出，并行度最高，主要用于高速圖像傳感器。CCD圖像傳感器像素陣列與模擬讀出處理電路陣列及數字控制模塊等分開集成，而CIS圖像傳感器則單片集成。

圖1為現有技術用于固態圖像傳感器的模擬讀出處理電路的結構框圖。請參照圖1，模擬讀出處理電路由模擬讀出預處理電路和模擬數字轉換器(Analog-to-Digital Converter，ADC)構成。其中最重要的就是模擬讀出預處理電路。其中，像素輸出電壓經模擬讀出預處理電路去噪、放大、電平位移及單轉差后輸出到差分結構的模擬數字轉換器ADC，ADC采樣預處理電路輸出的差分信號并量化，量化值暫存于寄存器，準備直接或經數字域處理后經IO輸出。

現有技術中，模擬預處理電路包括：相關雙采樣(Correlated Double Sampling，簡稱CDS)電路，用于減小固定模式噪聲(Fixed Pattern Noise，簡稱FPN)；可編程增益放大器(Programmable Gain Amplifier，簡稱PGA)，用于放大信號，增大信號動態范圍，提高圖像對比度，減小模擬讀出電路的等效輸入噪聲；電平位移(Level Shift，簡稱LS)電路和單轉差(Single-to-Differential，簡稱S2D)電路，兩者共同用于把像素輸出的單端信號轉化為與差分結構的模擬數字轉換器ADC輸入信號相匹配的差分 信號。

在實現本發明的過程中，申請人發現現有技術模擬讀出預處理電路中，需要高增益的運算放大器，而隨著工藝尺寸的縮小，晶體管本征增益減小，要實現高增益的運算放大器，需要采用多級結構或使用增益提高技術的運算放大器，這些運算放大器結構復雜，因此面積和功耗均較大。

發明內容

(一)要解決的技術問題

鑒于上述技術問題，本發明提供了一種用于固態圖像傳感器的模擬讀出預處理電路，以盡可能減小模擬讀出預處理電路的面積和功耗。

(二)技術方案

本發明提供了一種用于固態圖像傳感器的模擬讀出預處理電路。該模擬讀出預處理電路包括：相關雙采樣可編程增益放大電平位移單轉差開關電容網絡，用于實現固態圖像傳感器輸出的信號的采集與預處理，其中，該信號包括：復位信號V_RST和光強信號V_SIG，以及負參考電壓V_RN和正參考電壓V_RP；該預處理至少包括：去除采集信號的噪聲；對有效光強信號(V_RST-V_SIG)的放大；運算放大器，其正輸入端V_I+和負輸入端V_I-連接至相關雙采樣可編程增益放大電平位移單轉差開關電容網絡的兩輸出端，用于對所述相關雙采樣可編程增益放大電平位移單轉差開關電容網絡輸出的信號利用運算放大器兩輸入端“虛短”及電荷守恒原理，實現相關雙采樣、可編程增益放大器、電平位移和單轉差的功能；相關電平位移網絡，其兩輸入端連接至運算放大器的正輸出端和負輸出端，用于提高運算放大器的等效增益，輸出最終的預處理后的信號；以及控制信號發生器，用于為運算放大器、相關雙采樣可編程增益放大電平位移單轉差開關電容網絡和相關電平位移網絡提供控制信號。

(三)有益效果

從上述技術方案可以看出，本發明用于固態圖像傳感器的模擬讀出預處理電路具有以下有益效果：

(1)采用CDS、PGA、LS及S2D電路共享運算放大器技術，用單個運算放大器和開關及電容實現模擬讀出預處理電路的功能；

(2)采用相關電平位移(Correlated Level Shifting，簡稱CLS)技術， 降低對運算放大器增益的要求，減小功耗和面積；

(3)采用運算放大器空閑休眠技術，降低預處理電路的平均功耗。

附圖說明

圖1為現有技術用于固態圖像傳感器的模擬讀出處理電路的結構框圖；

圖2為根據本發明實施例模擬讀出預處理電路的結構示意圖；