[發明專利]具有貫穿硅中介/硅導孔應用的非易失性內存器件

有效

• 申請號: 201410097862.0
• 申請日: 2014-03-17
• 公開（公告）號: CN104051491B
• 公開（公告）日: 2017-06-06
• 發明（設計）人: 龔順強;陳元文;王磊;劉威;易萬兵;J·奧斯瓦爾德
• 申請（專利權）人: 新加坡商格羅方德半導體私人有限公司
• 主分類號: H01L27/24
• 分類號: H01L27/24;H01L23/48;H01L45/00;H01L21/768
• 代理公司: 北京戈程知識產權代理有限公司11314
• 代理人: 程偉,王錦陽

技術領域

一般來說，本發明涉及內存器件的領域，更特定來說，涉及內存器件及其形成方法。

背景技術

一種隨機存取內存(RAM)器件包括具有互連的許多內存單元的內存陣列，以存儲信息。提供控制電路以便于存取內存單元。舉例來說，非易失性內存(NVM)陣列包括NVM內存單元及用于存取所存儲信息的控制電路。在NVM陣列的情況下，當斷電時仍然保留數據。

然而，隨著對于更大容量的存儲有持續需求，器件變得更大。舉例來說，為了容納組件，伴隨更復雜控制電路的具有更多內存單元的更大陣列需要更大的芯片區域。這導致更高的費用。另外，由于某些內存的類型，如相變隨機存取內存(PCRAM)或磁隨機存取內存(MRAM)，需需要高的熱預算，具有集成控制電路的傳統的RAM器件降低靈活性。這可能會造成伴隨控制電路的處理問題。

從前面的討論，想要的是提供改進的內存器件。

發明內容

具體實施例一般涉及NVM器件。在一具體實施例中，器件包括：基板，具有陣列表面及非陣列表面；內存陣列，具有藉由在第一方向的第一導體及在第二方向的第二導體而互連的復數個內存單元。所述內存陣列配置在基板的陣列表面上。所述內存陣列復包含配置在基板中的硅導孔(TSV)接點。所述TSV接點從陣列表面延伸至非陣列表面。所述TSV接點能從非陣列表面電性連接至陣列。

在另一具體實施例中，呈現一種用于形成內存器件的方法。所述方法包括：提供具有陣列表面及非陣列表面的基板。形成從所述基板的陣列表面延伸至非陣列表面的TSV接點。形成具有藉由第一導體及第二導體而互連的復數個內存單元。所述內存陣列耦接所述TSV接點。

在另一具體實施例中，呈現一種用于形成NVM器件的方法。所述方法包括提供具有陣列表面及非陣列表面的基板。形成從所述基板的陣列表面延伸至非陣列表面的TSV接點。形成具有由第一導體及第二導體而互連的復數個內存單元的電阻式NVM。所述電阻式NVM耦接于所述TSV接點。

本文所述的具體實施例的這些和其它的優點及特征將通過參照下面的描述及附圖而變得清楚明白。此外，應理解的是本文所述的各種具體實施例的特征不是相互排斥的，且可以各種組合及排列中存在。

附圖說明

在附圖中，相似的附圖標記通常指的是在所有不同視圖中的相同組件。同時，附圖不一定是成比例的，重點反而是通常放在說明本發明的原理上。本發明的各種具體實施例是參照下面的附圖而描述，其中：

圖1a至圖1d顯示器件的具體實施例的簡化視圖；

圖2至圖3顯示器件的具體實施例的剖視圖；以及

圖4及圖5顯示用于形成器件的流程的具體實施例。

具體實施方式

具體實施例涉及非易失性內存(NVM)器件。NVM器件例如可包含相變隨機存取內存(PCRAM)、磁隨機存取內存(MRAM)及電阻式隨機存取內存(ReRAM)。也可使用其它類型的NVM或內存器件。這樣的NVM器件可并入電子產品或設備中，如電話、計算器，移動式智能產品等等。

圖1a至1d顯示器件100的具體實施例的簡化視圖。如其顯示的器件包括具有復數個內存單元130的內存陣列120。在一具體實施例中，內存陣列為具有非易失性內存單元的非易失性內存(NVM)陣列。內存單元包括配置在第一導體150及第二導體160之間的存儲組件。存儲組件可例如為配置在第一導體及第二導體之間的存儲插件。在一具體實施例中，存儲組件為形成電阻式NVM單元的電阻式存儲組件。

陣列包括在第一方向(例如，X方向)的復數個第一導體及在第二方向(例如，y方向)的復數個第二導體。舉例來說，第一或上導體是在第二或下導體配置在第二方向時配置在第一方向。在一具體實施例中，上導體為字線(WL)而下導體為位線(BL)。舉例來說，第一方向及第二方向為正交方向。也可使用導體的其它配置。在上導體及下導體的交叉點處配置存儲組件，進而形成記憶單元。

電阻式存儲組件為可編程的電阻式組件。可編程的電阻式組件具有多個穩定電阻狀態。在一具體實施例中，電阻式組件為具有第一穩定電阻狀態及第二穩定電阻狀態的雙穩定電阻式組件。舉例來說，電阻式組件具有其中一者對應于邏輯“0”及另一者對應于邏輯“1”的穩定高電阻狀態及穩定低電阻狀態。舉例來說，高電阻狀態可在低電阻狀態可表現為邏輯“1”時，可表現為邏輯“0”。也可使用具有高電阻狀態表現為邏輯“1”及低電阻狀態表現為邏輯“0”。也可使用用于電阻式組件的數據存儲的其它配置。