[發(fā)明專利]一種電子系統(tǒng)的看門狗電路

有效

• 申請?zhí)枺?/td>: 201410097730.8
• 申請日: 2014-03-13
• 公開（公告）號: CN103885849B
• 公開（公告）日: 2019-04-30
• 發(fā)明（設計）人: 石鷗;吳連玉;王應建
• 申請（專利權）人: 深圳怡化電腦股份有限公司;深圳市怡化時代科技有限公司;深圳市怡化金融智能研究院
• 主分類號: G06F11/07
• 分類號: G06F11/07
• 代理公司: 深圳市銘粵知識產(chǎn)權代理有限公司 44304
• 代理人: 孫偉峰

本發(fā)明公開了一種電子系統(tǒng)的看門狗電路，旨在提供一種新的看門狗電路，該電路保證電子設備在上電復位過程和程序加載過程中看門狗電路被禁止，待系統(tǒng)軟件運行后，才能使能或關斷看門狗電路。它是在現(xiàn)有技術包括TPS3823芯片的看門狗電路之基礎上，增加了N型MOS管和邏輯電路的組合電路，該組合電路連接在TPS3823的引腳4即WDI腳和電子系統(tǒng)微處理器的喂狗IO管腳之間；所述的組合邏輯可以為：Y＝(no A)and B；Y＝(noB)and A；Y＝(noA)or B；Y＝(no B)orA；時序邏輯可以為：Q＝D(clk上升沿)；Q＝1(n個脈沖)。它用來監(jiān)控電子設備中的電子系統(tǒng)之微處理器單元軟件的運行狀態(tài)。

技術領域

本發(fā)明涉及一種電路，尤其是一種電子設備中的電子系統(tǒng)之監(jiān)控微處理器單元即MPU軟件的運行狀態(tài)的電路。

背景技術

在電子設備中，為了提高系統(tǒng)可靠性，通常都會使用看門狗電路來監(jiān)控微處理器單元即MPU(Micro Processor Unit)軟件的運行狀態(tài)。在軟件異常情況下，看門狗電路產(chǎn)生復位信號，復位整個系統(tǒng)使系統(tǒng)恢復正常運行，從而避免了微處理器軟件發(fā)生跑飛或陷入死循環(huán)而造成系統(tǒng)長期癱瘓情況的發(fā)生。

看門狗電路的基本原理是：看門狗電路內(nèi)部通常都有一個定時器，定時周期一般是1.6s。軟件正常運行時，要在此周期內(nèi)給看門狗電路一個特定的脈沖信號(即喂狗操作)，此時，看門狗電路的復位輸出信號不會生效，也不會影響軟件的正常運行；如果軟件發(fā)生異常，如發(fā)生軟件跑飛或死循環(huán)等時，軟件就不能正常的給看門狗電路一個脈沖信號，此時，看門狗電路的復位輸出信號就會生效，從而復位整個系統(tǒng)，使整個系統(tǒng)重新啟動，從而避免了電子系統(tǒng)因軟件異常而陷入長期的癱瘓狀態(tài)。

看門狗電路的使用，可以保證電子系統(tǒng)的可靠性，但是，它也有一些問題需要解決。看門狗電路監(jiān)控的是系統(tǒng)啟動后的應用軟件運行狀態(tài)，在應用軟件運行之前，有一個軟件的引導啟動過程，這個過程的時間會因為系統(tǒng)不同而不同，長的幾十秒鐘，在這個過程中，為了使系統(tǒng)能正常啟動，也需要對看門狗電路進行喂狗操作。對于一個簡單的沒有應用操作系統(tǒng)的電子系統(tǒng)，可以在引導代碼里面加入喂狗操作語句，但是對于一個引入了嵌入式操作系統(tǒng)的電子系統(tǒng)，因為電子系統(tǒng)的引導程序是不可見的，或者是修改困難很大時，以上方法則不能采用。

發(fā)明內(nèi)容

本發(fā)明的目的是克服的上述現(xiàn)有技術的缺陷，而提供一種新的看門狗電路，該電路保證電子設備在上電復位過程和程序加載過程中看門狗電路被禁止，待系統(tǒng)軟件運行后，才能使能或關斷看門狗電路；同時，此看門狗電路具有在電子系統(tǒng)不可控狀態(tài)下，如發(fā)生軟件跑飛、死循環(huán)等不可控狀態(tài)，防止看門狗意外使能和禁止的功能，

為了實現(xiàn)上述的目的，可以采用以下的技術方案：本方案的電子系統(tǒng)的看門狗電路與現(xiàn)有技術一樣包括一TPS3823芯片，其引腳3即MR腳與電阻R2串聯(lián)后與手動復位按鍵RSTSW1連接，在電阻R2和手動復位按鍵RSTSW1之間并接一電容C2，電容C2的另一極接地；引腳1即RESET腳用于輸出復位信號，它并接一電阻R1，電阻R1的另一端與電源3V3連接；引腳4即WDI腳用于輸入喂狗信號，它與一電阻R4串接；引腳5與電容C1并接，該電容C1的一極與電源3V3連接，另一極接地；引腳2即GND腳接地；另外還有：

一N型MOS管Q1，該N型MOS管Q1的D極與上述電阻R4相接，其S極與電子系統(tǒng)中的微處理器MPU相接，其G極與一邏輯電路連接；

該邏輯電路的輸出引腳與G極間并接一1K的電阻R5，電阻R5的另一端接地；該邏輯電路的輸入端為控制引腳CTL1和控制引腳CTL2，其另一輸入端EN與一電阻R4并接，電阻R4的另一端與電源3V3連接；該邏輯電路的輸入引腳和輸出引腳之間的關系可以是組合邏輯也可以是時序邏輯。

上述的組合邏輯可以為：Y＝(no A)and B；Y＝(no B)and A；Y＝(no A)or B；Y＝(no B)orA；

上述的時序邏輯可以為：Q＝D(clk上升沿)；Q＝1(n個脈沖)。