[發明專利]用于融合指令以在多個測試源上提供或(OR)測試和與(AND)測試功能的方法和裝置

有效

• 申請號: 201410097423.X
• 申請日: 2014-03-14
• 公開（公告）號: CN104049945B
• 公開（公告）日: 2018-11-30
• 發明（設計）人: M·洛克西金;R·凡倫天;J·C·霍恩;M·J·查尼
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F11/36
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 何焜

1.一種用于在處理器中融合指令的方法，包括：

獲取多個指令，所述多個指令包括指定第一操作數目的地的第一指令、指定第二操作數源的第二指令以及指定分支條件的第三指令，其中，所述第一指令是邏輯指令；以及

將所述多個指令的一部分融合成單個微操作，當所述第一操作數目的地和所述第二操作數源相同，并且所述分支條件取決于第二指令時，所述部分包括第一和第二指令二者。

2.如權利要求1所述的方法，其特征在于，當所述第一操作數目的地和所述第二操作數源相同，且第二和第三指令是相繼的，并且第二指令是測試指令時，所述部分包括第一、第二和第三指令。

3.如權利要求2所述的方法，其特征在于，所述第一指令是邏輯或指令。

4.如權利要求2所述的方法，其特征在于，所述第一指令是邏輯與指令。

5.如權利要求1所述的方法，其特征在于，當所述第一操作數目的地和所述第二操作數源相同，且第二和第三指令是相繼的，并且第一指令是邏輯或指令時，所述部分包括第一、第二和第三指令。

6.如權利要求1所述的方法，其特征在于，當所述第一操作數目的地和所述第二操作數源相同，且第二和第三指令是相繼的，并且第一指令是邏輯與指令時，所述部分包括第一、第二和第三指令。

7.一種處理器，包括：

第一流水線級，被配置為用于獲取多個指令，所述多個指令包括指定第一操作數目的地的第一指令、指定第二操作數源的第二指令以及指定分支條件的第三指令，其中，所述第一指令是邏輯指令；以及

第二流水線級，被配置為用于將所述多個指令的一部分解碼成單個第一微操作，當所述第一操作數目的地和所述第二操作數源相同，并且所述分支條件取決于第二指令時，所述部分包括第一和第二指令二者。

8.如權利要求7所述的處理器，其特征在于，當所述第一操作數目的地和所述第二操作數源相同，且第二和第三指令是相繼的，并且第二指令是測試指令時，所述部分包括第一、第二和第三指令。

9.如權利要求8所述的處理器，其特征在于，所述第一指令是邏輯或指令。

10.如權利要求8所述的處理器，其特征在于，所述第一指令是邏輯與指令。

11.如權利要求7所述的處理器，其特征在于，當所述第一操作數目的地和所述第二操作數源相同，且第二指令是測試指令，并且第一指令是邏輯或指令時，所述部分包括第一指令和第二指令二者。

12.如權利要求11所述的處理器，其特征在于，包括：

第三流水線級，包括微融合邏輯單元，被配置為用于：當所述分支條件取決于第二指令時，將所述第三指令的第二微操作與所述單個第一微操作融合。

13.如權利要求7所述的處理器，其特征在于，當所述第一操作數目的地和所述第二操作數源相同，且第二和第三指令是相繼的，并且第一指令是邏輯或指令時，所述部分包括第一、第二和第三指令。

14.如權利要求7所述的處理器，其特征在于，當所述第一操作數目的地和所述第二操作數源相同，且第二和第三指令是相繼的，并且第一指令是邏輯與指令時，則所述部分包括第一、第二和第三指令。