[發明專利]雙溝渠式MOS晶體管元件及其制造方法

有效

• 申請號: 201410097345.3
• 申請日: 2014-03-17
• 公開（公告）號: CN104241364B
• 公開（公告）日: 2017-08-11
• 發明（設計）人: 金勤海
• 申請（專利權）人: 竹懋科技股份有限公司;金勤海
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 北京三友知識產權代理有限公司11127
• 代理人: 賈磊

1.一種雙溝渠式MOS晶體管元件，其特征在于，所述元件包含：

多個主溝渠各以一平臺間隔形成于重摻雜的n+半導體基板上的n-外延層內，所述多個主溝渠內具有主溝渠氧化層形成于所述主溝渠底部及側壁及一導電型雜質摻雜的第一多晶硅層形成于該主溝渠氧化層上；

多個凹陷區與該主溝渠側壁的該主溝渠氧化層相鄰接，且間隔形成于每一所述平臺內，所述凹陷區內具有副溝渠柵極氧化層形成于所述凹陷區底部及側壁，一導電型雜質摻雜的第二多晶硅層形成于所述凹陷區內形成第二多晶硅層/所述副溝渠柵極氧化層/所述n-外延層組成的MOS結構，以作為柵極；

多個離子布植區間隔布植于所述MOS結構兩側的平臺下的所述n-外延層內；

一內連線介電層形成于第一多晶硅層、MOS結構及離子布植區上；

多個引線孔形成于所述內連線介電層中，其中，所述引線孔中的第一群組連接由所述主溝渠的第一多晶硅層及所述離子布植區所組成的源極，所述引線孔中的第二群組連接MOS結構以作為柵極；

一內連線金屬層形成于內連線介電層上及引線孔內，并被圖案化以分別連接源極和柵極；

一金屬層形成于所述n+半導體基板背面以作為漏極。

2.根據權利要求1所述的雙溝渠式MOS晶體管元件，其特征在于, 所述的離子布植區包含 p型本體、n+布植區及p⁺布植區，其中，p型本體較深，n+布植區較淺，而p⁺布植區則是在n+布植區中間。

3.根據權利要求1所述的雙溝渠式MOS晶體管元件，其特征在于, 所述的副溝渠柵極氧化層形成于凹陷區側壁的法線與主溝渠走向相平行的側壁及凹陷區的底部。

4.一種雙溝渠式MOS晶體管元件，其特征在于，所述元件包含：

多個主溝渠各以一平臺間隔形成于重摻雜的n+半導體基板上的n-外延層內，所述多個主溝渠內具有主溝渠氧化層形成于所述主溝渠底部、側壁及所述平臺上，一導電型雜質摻雜的第一多晶硅層形成于所述主溝渠內，一氧化層形成于所述主溝渠內的第一多晶硅層上；

多個凹陷區間隔形成于所述平臺內，所述凹陷區內具有副溝渠柵極氧化層形成于所述凹陷區底部及側壁，一導電型雜質摻雜的第二多晶硅層形成于所述凹陷區內也形成于所述主溝渠內的氧化層上，所述第二多晶硅層被圖案化以形成多列由所述第二多晶硅層/所述副溝渠柵極氧化層/所述n-外延層組成的MOS結構列，以作為柵極；

所述MOS結構列相鄰的平臺下的n-外延層內則被布植一導電型離子形成離子布植區；

一內連線介電層形成于所述第一多晶硅層、氧化層及離子布植區上；

多個引線孔形成于所述內連線介電層中，其中，所述引線孔中連接由所述主溝渠的第一多晶硅層及所述離子布植區所組成的源極；

一內連線金屬層形成于內連線介電層上及引線孔內以連接所述的源極；及

一金屬層形成于所述n+半導體基板背面以作為漏極。

5.根據權利要求4所述的雙溝渠式MOS晶體管元件，其特征在于,所述的離子布植區包含 p型本體、n+布植區及p⁺布植區，其中，p型本體較深，n+布植區較淺，而p⁺布植區則是在n+布植區中間。

6.根據權利要求4所述的雙溝渠式MOS晶體管元件，其特征在于, 所述的MOS晶體管元件的柵極由所述MOS結構列的第二多晶硅層末端連接出去。

7.根據權利要求4所述的雙溝渠式MOS晶體管元件，其特征在于, 所述的副溝渠柵極氧化層形成于凹陷區側壁的法線與主溝渠走向相平行的側壁及凹陷區底部。