[發明專利]鎖相環電路和鎖相環電路中的相位比較方法

有效

• 申請號: 201410096424.2
• 申請日: 2014-03-14
• 公開（公告）號: CN104065377B
• 公開（公告）日: 2017-05-17
• 發明（設計）人: 松村宏志
• 申請（專利權）人: 富士通株式會社
• 主分類號: H03L7/085
• 分類號: H03L7/085;H03L7/099;H03L7/18
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 朱勝,李春暉

1.一種鎖相環電路，包括：

分頻器，用于通過對振蕩信號進行分頻而生成具有周期T/M的分頻信號，其中，M是大于或等于2的整數；

相位比較器，用于通過對M個參考信號與所述分頻信號進行邏輯異或計算來生成相位比較結果，所述M個參考信號具有周期T并且各自順序地偏移了時間間隔T/2M；

環路濾波器，用于使用所述相位比較結果作為輸入來生成電壓信號；以及

壓控振蕩器，用于通過以根據所述電壓信號的頻率進行振蕩而生成所述振蕩信號。

2.根據權利要求1所述的鎖相環電路，其中，所述相位比較器包括串聯連接的M個雙輸入異或電路，所述異或電路中的第一級處的異或電路對所述M個參考信號和所述分頻信號中的任意兩個進行邏輯異或計算，并且所述異或電路中的除所述第一級處的異或電路之外的每個異或電路對所述M個參考信號和所述分頻信號中的一個與所述異或電路中的前級的異或電路的輸出進行邏輯異或計算。

3.根據權利要求1所述的鎖相環電路，其中，所述相位比較器包括延遲電路，所述延遲電路用于通過將具有周期T的參考信號分別延遲不同的延遲時間來生成M-1個參考信號。

4.根據權利要求3所述的鎖相環電路，其中，所述延遲電路的延遲量是可變的。

5.根據權利要求4所述的鎖相環電路，其中，所述延遲電路包括輸出邏輯與輸入邏輯反相的延遲元件。

6.一種鎖相環電路中的相位比較方法，所述方法包括：

生成具有周期T并且各自順序地偏移了時間間隔T/2M的M個參考信號；

通過對壓控振蕩器生成的振蕩信號進行分頻來生成具有周期T/M的分頻信號；以及

通過對所述M個參考信號與所述分頻信號進行邏輯異或計算來執行相位比較。