[發明專利]控制 DC/DC 多相開關調節器的系統和方法

有效

• 申請號: 201410095595.3
• 申請日: 2014-03-14
• 公開（公告）號: CN104052277B
• 公開（公告）日: 2018-07-10
• 發明（設計）人: V·特里梅洛尼;I·帕尼佐;A·馬加祖;A·普雷斯蒂
• 申請（專利權）人: 馬克西姆綜合產品公司
• 主分類號: H02M3/156
• 分類號: H02M3/156
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 王英;陳松濤

本發明的各個實施例提供擴展DC/DC多相開關調節器的開關頻率范圍的，從而克服例如在低輸入輸出比應用中的現有技術在可用相的數量方面的頻率限制。在某些實施例中，這通過使能采用異步邏輯的多個相之間的部分重疊來實現。本發明是易于縮放的而不引起顯著的硅面積損失。

相關專利申請的交叉引用

本申請要求由Vincent Trimeloni、Ivo Pannizzo、Antonio Magazzu以及ArmandoPresti于2013年3月15日提交的名稱為“Systems and Methods to Control DC/DC”的美國臨時申請第61/788,976號的優先權，引用該申請的全文并入在此。

技術領域

本發明涉及電力供應，并且更具體地涉及控制DC/DC多相恒定導通時間（constanton time）開關調節器的系統、設備以及方法。

背景技術

多相DC/DC轉換器用于消費電子應用中對筆記本、服務器用CPU供電，以及要求高DC/DC轉換器帶寬、低電感紋波電流、減小的電感尺寸、降低的輸出電容器去耦需求、以及當受到負載電流變化時的高輸出電壓準確性的許多其它應用中。常規的恒定導通時間架構或自適應（adaptive）導通時間架構未廣泛地用于具有多于三相的多相開關調節器，因為相比于其它解決方案，這些種類的調節器極大地遭受占空比限制（duty cycle limitation），當增加相的數量時，占空比限制不成比例地惡化。在任何給定的工作頻率下，占空比受限于1/Nph，其中Nph表示相的數量。現有的應用中最大占空比典型地為百分之25，使得相的最大數量為三，其對應百分之33的理論上的最大占空比。

以單個誤差放大器和生成非重疊連續相的單個導通時間生成器來實現常規的恒定導通時間和自適應導通時間多相DC/DC轉換器。事實上，使用可單個導通時間生成器的多相架構不能生成用于恒定負載的重疊相。在當前循環內，非重疊連續相由通過必須在導通時間脈沖能被觸發之前就終止（expire）的最小關斷時間（off time）消除（blanking）下一個循環的導通時間脈沖而生成由。不幸的是，關斷時間延遲約束可以顯著地使瞬態響應時間減速，尤其對于重負載瞬態。另外，最小關斷時間降低了1/Nph的理論最大占空比限制。

一個避免非重疊多相的嚴格要求的可能途徑是采用一個誤差放大器和關于每一個相的一個對應導通時間生成器。然而，例如由于難以確保相之間的適合相移，使用多個誤差放大器極大地增加了轉換器的復雜性，其使得該方法相當不切實際。

對于開關調節器設計者所需要的是用以克服上述的限制并滿足市場的新需求的工具。

發明內容

本發明的各個實施例容許通過使能）多相之間的部分重疊來增加對于給定的開關頻率的DC/DC多相開關調節器的相的數量。避免非重疊的多相的嚴格要求容許消除等待時間段（waiting period），并提高瞬態響應。

本發明的某些實施例通過多相導通時間脈沖觸發的新方法來實現這個優點，所述多相導通時間脈沖觸發的新方法消除了使用瞬態檢測系統來檢測負載電流變化的存在的需求。

在某個實施例中，維持（preserve）相同相內的最小關斷時間以確保誤差比較器的適當操作。在一些實施例中，最小非重疊時間計時器通過消除不同相中導通時間脈沖的上升沿之間的時間來阻止總的重疊條件。在一個實施例中，單獨的導通時間計時器和最小關斷時間計時器獨立地確定關于每一個相的導通時間和關斷時間。

于此已經總體描述了本發明的某些特征和優點；然而，鑒于附圖、說明書以及權利要求，對于本領域技術人員來說，于此呈現的附加的特征、優點以及實施例將是明顯的。相應地，應當理解的是，本發明的范圍不受此發明內容部分中公開的特定實施例的限制。

附圖說明