[發(fā)明專利]半導體器件

有效

• 申請?zhí)枺?/td>: 201410094909.8
• 申請日: 2014-03-14
• 公開（公告）號: CN104051437B
• 公開（公告）日: 2017-01-18
• 發(fā)明（設計）人: M.克努德森;T.邁爾;S.馬魯塔姆圖;A.沃爾特;G.賽德曼;P.赫雷羅;P.賈埃維南
• 申請（專利權）人: 英特爾IP公司
• 主分類號: H01L23/64
• 分類號: H01L23/64;H01Q1/22
• 代理公司: 中國專利代理(香港)有限公司72001
• 代理人: 呂傳奇,胡莉莉

1.一種半導體器件，包括：

芯片；

至少部分地圍繞所述芯片并且具有配置成接收第一電容性耦合結構的接收區(qū)的芯片封裝結構；

布置在所述接收區(qū)中的第一電容性耦合結構；以及

布置在所述第一電容性耦合結構之上并且電容性地耦合到所述第一電容性耦合結構的第二電容性耦合結構。

2.根據(jù)權利要求1所述的半導體器件，其中所述第一電容性耦合結構包括天線耦合元件。

3.根據(jù)權利要求1所述的半導體器件，其中所述第一電容性耦合結構包括耦合板。

4.根據(jù)權利要求1所述的半導體器件，其中所述第二電容性耦合結構包括天線。

5.根據(jù)權利要求1所述的半導體器件，其中所述第二電容性耦合結構包括耦合板。

6.根據(jù)權利要求1所述的半導體器件，其中所述接收區(qū)包括面向所述芯片的所述芯片封裝結構的面。

7.根據(jù)權利要求6所述的半導體器件，其中所述第一電容性耦合結構被附連到面向所述芯片的所述芯片封裝結構的所述面。

8.根據(jù)權利要求6所述的半導體器件，進一步包括布置在所述芯片與所述第一電容性耦合結構之間的氣隙。

9.根據(jù)權利要求1所述的半導體器件，其中所述接收區(qū)包括背朝所述芯片的所述芯片封裝結構的第二面。

10.根據(jù)權利要求9所述的半導體器件，其中所述第一電容性耦合結構被附連到背朝所述芯片的所述芯片封裝結構的所述第二面。

11.根據(jù)權利要求1所述的半導體器件，其中所述第一電容性耦合結構被至少部分地嵌入在所述芯片封裝結構中。

12.根據(jù)權利要求1所述的半導體器件，其中所述芯片封裝結構的一部分被布置在所述第一電容性耦合結構與所述第二電容性耦合結構之間。

13.根據(jù)權利要求1所述的半導體器件，其中所述第二電容性耦合結構被附連到背朝所述芯片的所述芯片封裝結構的第二面。

14.根據(jù)權利要求1所述的半導體器件，進一步包括布置在所述芯片與所述第一電容性耦合結構之間的屏蔽結構。

15.根據(jù)權利要求14所述的半導體器件，其中所述屏蔽結構包括金屬化層。

16.根據(jù)權利要求14所述的半導體器件，其中所述屏蔽結構被至少部分地嵌入在所述芯片封裝結構中。

17.根據(jù)權利要求14所述的半導體器件，其中所述芯片包括電力地耦合到所述屏蔽結構的至少一個貫穿通孔。

18.根據(jù)權利要求14所述的半導體器件，進一步包括布置在所述屏蔽結構與所述第一電容性耦合結構之間的介電層。

19.根據(jù)權利要求18所述的半導體器件，其中所述介電層包括高k電介質(zhì)。

20.根據(jù)權利要求1所述的半導體器件，其中所述芯片封裝結構包括從所述芯片的至少一個面延伸的延伸層。

21.根據(jù)權利要求1所述的半導體器件，進一步包括電力地將所述芯片耦合到所述第一電容性耦合結構的至少一個貫穿通孔。

22.根據(jù)權利要求14所述的半導體器件，其中所述芯片封裝結構包括從所述芯片的至少一個面延伸的延伸層，其中所述延伸層包括電力地耦合到所述屏蔽結構的至少一個貫穿通孔，以及電力地將所述第一電容性耦合結構耦合到所述芯片的至少一個貫穿通孔。

23.根據(jù)權利要求1所述的半導體器件，進一步包括布置在所述第一電容性耦合結構與所述第二電容性耦合結構之間的介電層。

24.一種半導體器件，包括：

芯片；

布置在所述芯片之上并且電力地耦合到所述芯片的第一電容性耦合結構；

至少部分地圍繞所述芯片和所述第一電容性耦合結構的芯片封裝結構；以及

布置在所述芯片封裝結構外并且電容性地耦合到所述第一電容性耦合結構的第二電容性耦合結構。

25.根據(jù)權利要求24所述的半導體器件，其中所述第一電容性耦合結構被至少部分地嵌入在所述芯片封裝結構中。