[發明專利]用于模擬數字轉換器校準的系統、方法及記錄介質有效
| 申請號: | 201410094032.2 | 申請日: | 2014-03-14 |
| 公開(公告)號: | CN104052477B | 公開(公告)日: | 2017-11-17 |
| 發明(設計)人: | 李棹;S·巴爾;K·G·加爾德;D·阿爾德雷德;C·邁爾;T·C·考德威爾;D·J·邁克勞瑞恩;V·考茲羅夫 | 申請(專利權)人: | 亞德諾半導體集團 |
| 主分類號: | H03M1/10 | 分類號: | H03M1/10 |
| 代理公司: | 中國國際貿易促進委員會專利商標事務所11038 | 代理人: | 陳華成 |
| 地址: | 百慕大群島(*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 用于 模擬 數字 轉換器 校準 系統 方法 記錄 介質 | ||
相關申請的交叉引用
根據35USC§119(e)的規定,本申請要求于2013年3月15日提交的美國臨時申請序列號61/789,939“ANALOG TO DIGITAL CONVERTER(ADC)FLASH CALIBRATION”的優先權,所述申請的全文通過引用并入本文中。
技術領域
本公開總體涉及模擬數字轉換器(ADC)的領域,并且更確切地說,涉及校正ADC中的比較器非理想性。
背景技術
閃速ADC包括一系列比較器,用來將模擬輸入電壓與一系列基準電壓進行比較。ADC的輸出對應于最接近但不超過輸入電壓的基準電壓。然而,制造缺陷如偏移可能導致比較器實際上將模擬輸入電壓與不同于與所述比較器相關聯的標稱基準電壓的值進行比較。因此,為了彌補這些缺陷,向比較器施加校正。
此前,已努力在ΔΣADC中提供偏移校正,所述ΔΣADC包括連接至內部閃速ADC的環路濾波器。為此,使ADC的各個塊脫機,并執行DC校準方案。具體來說,首先使ADC中的比較器從環路濾波器斷開。然后,將靜態輸入(通常是共模的)施加到輸入端并且作為比較器的基準電壓。從最低值到最高值來掃過比較器的校準代碼,直到觸發比較器的輸出。觸發比較器的輸出的代碼指示比較器的偏移的估計值。然后對閃速ADC中的每個比較器重復所述程序。使用所指示的校準修整代碼將比較器重新連接至環路濾波器來進行正常操作。
在ΔΣADC中,過采樣率(OSR)通常被設計成大于10以使得熱噪聲支配來自后端閃速比較器的量化噪聲。因此,來自后端閃速ADC的量化噪聲是噪聲預算的顯著部分。尤其是,量化噪聲有可能接近與熱噪聲相同的同一等級。在這種情況下,模擬表明,在不校準閃速ADC的情況下,大多數ΔΣADC將無法滿足噪聲規范。由于閃速ADC中的比較器偏移,量化噪聲本身是過程相關的并且由閃速ADC的分辨率來設置。
附圖說明
為了提供對本公開及其特征和優點的更為完整的了解,參考以下結合附圖進行的描述,在附圖中相同的參考數字表示相同部分,其中:
圖1是示出根據本公開的一個實施方案的用于閃速校準技術的系統的簡化框圖;
圖2是示出根據本公開的一個實施方案的閃速ADC的簡化框圖;
圖3示出根據本公開的一個實施方案的未校準的ADC和已校準的ADC的快速傅立葉變換(FFT)頻譜;
圖4是示出根據本公開的一個實施方案的ADC的RMS輸出與帶內量化噪聲的曲線圖;
圖5是示出根據本公開的一個實施方案的RMS計的平方和實行方案的簡化框圖;并且
圖6是示出與本公開的一個實施方案相關聯的可能操作的簡化流程圖。
發明內容
在一個實施例中提供一種用于ΔΣ(三角積分)模擬數字轉換器(ADC)的校準系統,并且所述校準系統包括:內部ADC,其接收模擬輸入并將所述模擬輸入轉換成數字多比特數據;基準混洗電路,其混洗所述內部ADC的比較器的基準值;校準電路,其校準所述內部ADC的所述比較器;數字塊,其基于所述數字多比特數據來測量振幅;以及校準邏輯,其被配置來基于所述數字塊的輸出來控制所述校準電路。
在一個實行方案中,校準混洗方案被實行為確保比較器中的一個或多個隨著時間的推移經歷轉變的多個方案,并且所述方案包括數據加權平均(DWA)方案、跳步法方案(leap-frogging scheme)以及交換方案之一。在另一實行方案中,校準電路調整內部ADC的比較器的偏移。另外,數字塊可以結合功率計來實行,所述功率計可通過計算絕對值和以及計算平方和之一來估計輸出功率。此外,校準邏輯可以在嵌入式可編程微處理器上實行。此外,校準邏輯可以實行為包括自定義邏輯的芯片上體系結構。另外,校準邏輯可以用隨機游走算法、模擬退火算法以及遺傳算法之一來實行。
在另一實施例中,提供一種用于ΔΣ(三角積分)模擬數字轉換器(ADC)的校準系統,并且所述校準系統包括:內部ADC,其接收模擬輸入并將所述模擬輸入轉換成數字多比特數據;數字塊,其基于所述數字多比特數據來測量振幅;以及校準邏輯,其被配置來基于所述數字塊的輸出來控制所述內部ADC的校準電路。內部ADC還接收訓練信號,其中所述信號的統計數據是先驗已知的并且導致內部ADC的狀態隨著時間的推移經歷轉變。在一個實行方案中,訓練信號是關于ΔΣADC全尺度(full-scale)具有大功率的正弦波形。在另一實行方案中,訓練信號是關于ΔΣADC全尺度具有大功率的隨機噪聲。
具體實施方式
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于亞德諾半導體集團,未經亞德諾半導體集團許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410094032.2/2.html,轉載請聲明來源鉆瓜專利網。





