[發明專利]非易失性存儲器的電阻性元件與存儲單元及其相關制作方法在審
| 申請號: | 201410090527.8 | 申請日: | 2014-03-12 |
| 公開(公告)號: | CN104810474A | 公開(公告)日: | 2015-07-29 |
| 發明(設計)人: | 林崇榮 | 申請(專利權)人: | 林崇榮 |
| 主分類號: | H01L45/00 | 分類號: | H01L45/00;H01L27/24;G11C13/00 |
| 代理公司: | 隆天知識產權代理有限公司 72003 | 代理人: | 張然;李昕巍 |
| 地址: | 中國臺*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 非易失性存儲器 電阻 元件 存儲 單元 及其 相關 制作方法 | ||
技術領域
本發明是有關于一種存儲器的存儲單元與制作方法,且特別是有關于一種非易失性存儲器的電阻性元件與存儲單元及其相關制作方法。
背景技術
眾所周知,非易失性存儲器(non-volatile?memory)能夠在電源關閉時持續保存其內部的儲存數據。而現今使用最普遍的非易失性存儲器即為快閃存儲器(flash?memory)。快閃存儲器用浮動柵晶體管(floating?gate?transistor)作為儲存單元。而根據儲存于浮動柵極上的電荷量即可決定其儲存狀態。
最近,一種全新架構的非易失性存儲器已經被提出。該非易失性存儲器稱為電阻性隨機存取存儲器(Resistive?Random?Access?Memory,RRAM),且其存儲單元中包括一電阻性元件(resistive?element)。
請參照圖1,其所繪示為現有非易失性存儲器示意圖,其揭示于美國專利號US8,107,274。該非易失性存儲器300具有(1T+1R)的存儲單元,1T代表一個晶體管(transistor),1R代表一個電阻(resistor)。亦即,該非易失性存儲器300的存儲單元中包括一晶體管310與一電阻性元件320,且電阻性元件320連接至晶體管310。其中,電阻性元件320為可變的以及可回復的電阻性元件(variable?and?reversible?resistive?element);晶體管310為一開關晶體管(switch?transistor)。當晶體管310被開啟(turn?on)時,可以對編程(program)電阻性元件320或者讀取(read)電阻性元件320的儲存狀態。
晶體管310包括:基板318、柵介電層(gate?dielectric?layer)313、一柵極312、第一源/漏極區域314、第二源/漏極區域316、間隙壁(spacer)319。其中,該基板318以可以是一個井區(well?region)。
電阻性元件320包括:過渡金屬氧化層(transition?metal?oxide?layer)110、介電層150、一導電的插塞模塊(conductive?plug?module)130。其中,介電層150形成于第一源/漏極區域314上,且導電的插塞模塊130位于過渡金屬氧化層110上。
再者,導電的插塞模塊130包括一金屬插塞132與一障壁層(barrier?layer)134。金屬插塞132垂直地配置于過渡金屬氧化層110上且可以導電至過渡金屬氧化層110,并且障壁層134包覆著金屬插塞132。其中,過渡金屬氧化層110由介電層150與障壁層134反應后所形成。再者,過渡金屬氧化層110可以經由設定(set)與重置(reset)而呈現不同的電阻值,而每一電阻值皆可對應至一個儲存狀態,因此可以用來作為存儲器的用途。
請參照圖2A~2D2A~2D,其所繪示為非易失性存儲器的制作方法。在圖2A中,一個晶體管已經形成。此晶體管包括一柵極312、第一源/漏極區域314與第二源/漏極區域316。再者,柵介電層313形成于基板318(或者井區)上,柵極312再形成于柵介電層313上。另外,在基板318(或者井區)中柵極312的相對二側形成第一源/漏極區域314與第二源/漏極區域316;并且,間隙壁319形成于柵極312的兩側。除此之外,介電層150形成于第一源/漏極區域314上。再者,層間絕緣層(interlayer?insulating?layer)160覆蓋于介電層150以及晶體管上。
如圖2B所示,利用蝕刻步驟于層間絕緣層160形成開口162穿透至介電層150。而開口162的底部152與第一源/漏極區域314之間尚有一部分的介電層150殘留。
如圖2C所示,在開口162的內壁以及底部152形成障壁層134。
如圖2D所示,開口162底部的障壁層134與介電層150相互接觸,并可以反應成過渡金屬氧化層110。而當過渡金屬氧化層110形成后,過渡金屬氧化層110與第一源/漏極區域314之間仍有介電層150殘留。再者,金屬插塞132填滿開口162,且可以導電至過渡金屬氧化層110
然而,由于開口162的蝕刻步驟不易控制,使得開口162底部的介電層150的殘留厚度無法精確地掌握。如此,反應后形成的過渡金屬氧化層110的電阻值將會有很大的變異,造成工藝不穩定。換句話說,現有非易失性存儲器的(1T+1R)存儲單元無法運用于大量生產。
發明內容
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于林崇榮,未經林崇榮許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410090527.8/2.html,轉載請聲明來源鉆瓜專利網。





