[發(fā)明專利]一種收發(fā)組件自動測試設(shè)備

有效

• 申請?zhí)枺?/td>: 201410090054.1
• 申請日: 2014-03-12
• 公開（公告）號: CN103840899A
• 公開（公告）日: 2014-06-04
• 發(fā)明（設(shè)計）人: 楊柳
• 申請（專利權(quán)）人: 荊州市南湖機械總廠
• 主分類號: H04B17/00
• 分類號: H04B17/00
• 代理公司: 荊州市亞德專利事務(wù)所 42216
• 代理人: 陳德斌

1.一種收發(fā)組件自動測試設(shè)備，它由DDS信號源（1）、混頻組件（2）、信號轉(zhuǎn)換板（3）、控制板（4）、計算機（5）、定向耦合器W0～W4、電子開關(guān)S1～S5、衰減器構(gòu)成，其特征在于：DDS信號源（1）包括50～90MHz變頻器、60～100MHz變頻器、16MHz中頻信道，其分別通過低通濾波器與混頻組件（2）連接；DDS信號源（1）的控制信號輸入端連接至控制板（4）的控制信號輸出端Vdds；

混頻組件（2）包括一個上混頻器U1、三個下混頻器U2～U4、360MHz本振發(fā)生器、中頻帶通濾波器/中頻放大器、射頻帶通濾波器/射頻放大器；上混頻器U1和下混頻器U2～U4的本振信號端V0并聯(lián)連接360MHz本振發(fā)生器；下混頻器U2～U4的信號輸入端V2與DDS信號源1的60～100MHz變頻信號輸出端并聯(lián)連接；上混頻器U1的信號輸入端通過中頻帶通濾波器/中頻放大器與DDS信號源1的50～90MHz變頻信號輸出端連接，產(chǎn)生410MHz～450?MHz射頻信號；上混頻器U1的信號輸出端通過射頻帶通濾波器/射頻放大器連接至定向耦合器W0，定向耦合器W0通過饋線與下混頻器U2的射頻信號輸入端V1連接，通過上混頻產(chǎn)生10?MHz中頻基準信號；下混頻器U3和下混頻器U4的信號輸入端V2與DDS信號源1的60～100MHz變頻信號輸出端并聯(lián)連接，分別通過下混頻產(chǎn)生10?MHz中頻發(fā)射信號、10?MHz中頻接收信號；定向耦合器W0通過電子開關(guān)S1和電子開關(guān)S5分別與校準/激勵信號端（6）和外置測量儀器（7）連接；校準/激勵信號端（6）與收發(fā)組件（8）連接；電子開關(guān)S1～S5的控制端通過導(dǎo)線并聯(lián)連接控制板（4）的控制信號輸出端，電子開關(guān)S4～S5串聯(lián)連接；電子開關(guān)S4通過四個衰減器與定向耦合器W1～W4并聯(lián)連接，并通過定向耦合器W1～W4與收發(fā)組件（8）并聯(lián)連接；電子開關(guān)S2與收發(fā)組件（8）的接收信號輸出端連接；電子開關(guān)S3與定向耦合器W1～W4的入射信號輸出端連接；

下混頻器U2～U4的10?MHz中頻基準信號、10?MHz中頻發(fā)射信號和10?MHz中頻接收信號輸出端分別與信號轉(zhuǎn)換板（3）的輸入端連接，信號轉(zhuǎn)換板（3）的時鐘信號端與DDS信號源（1）的16MHz時鐘信號輸出端連接；信號轉(zhuǎn)換板（3）的采樣信號輸出端與控制板（4）的輸入端連接；控制板（4）的控制信號輸出端與DDS信號源（1）的控制信號輸入端連接；控制板（4）通過RJ45接口連接計算機（5）；控制板（4）通過RS422信號轉(zhuǎn)換芯片連接收發(fā)組件（8）。

2.根據(jù)權(quán)利要求1所述的一種收發(fā)組件自動測試設(shè)備，其特征在于：所述的信號轉(zhuǎn)換板（3）包括A/D轉(zhuǎn)換電路、A/D時鐘轉(zhuǎn)換電路、FPGA可編程邏輯門陣列芯片、五個BMA-JFD5G連接器、一個CJ19T50WJ連接器、一個DAF15SLS連接器；A/D轉(zhuǎn)換電路的輸入端通過BMA-JFD5G連接器分別與混頻組件（2）的三個下混頻器U2～U4的基準、發(fā)射、接收中頻信號輸出端連接，備份中頻信號接口空置；A/D轉(zhuǎn)換電路的輸出端連接至FPGA可編程邏輯門陣列芯片；16MHz時鐘信號通過BMA-JFD5G連接器與A/D時鐘轉(zhuǎn)換電路的輸入端連接，A/D時鐘轉(zhuǎn)換電路的輸出端連接至FPGA可編程邏輯門陣列芯片；FPGA可編程邏輯門陣列芯片的輸出端一路通過D/A轉(zhuǎn)換電路連接自測口（9），另一路通過CJ19T50WJ連接器與控制板（4）的輸入端連接；FPGA可編程邏輯門陣列芯片連接有DAF15SLS測試插座。

3.根據(jù)權(quán)利要求1所述的一種收發(fā)組件自動測試設(shè)備，其特征在于：所述的控制板（4）包括FPGA可編程邏輯門陣列芯片、PDS210接口、LAN網(wǎng)絡(luò)接口、RJ45通訊接口、EPCS存儲器、SDRAM存儲器、RS422信號轉(zhuǎn)換芯片、TTL芯片、DB15測試接口、RS232、USB下載接口；FPGA可編程邏輯門陣列芯片的SPI信號、DDS控制信號、時鐘信號和A/D控制信號端通過PDS210接口與信號轉(zhuǎn)換板（3）的輸出端連接；通過LAN網(wǎng)絡(luò)接口和RJ45通訊接口連接計算機（5）；通過RS422信號轉(zhuǎn)換芯片連接收發(fā)組件（8）；通過TTL芯片與電子開關(guān)S1～S5連接；通過RS232連接DB15測試接口；通過USB下載接口連接軟件燒寫設(shè)備；FPGA可編程邏輯門陣列芯片安裝有EPCS存儲器和SDRAM存儲器。