[發(fā)明專利]用于減少通道串?dāng)_的耦合通孔有效
| 申請?zhí)枺?/td> | 201410089910.1 | 申請日： | 2014-03-12 |
| 公開（公告）號： | CN104051425B | 公開（公告）日： | 2017-04-12 |
| 發(fā)明（設(shè)計）人： | 張志超;錢治國;T·梅米奧格魯;K·艾京 | 申請（專利權(quán)）人： | 英特爾公司 |
| 主分類號： | H01L23/538 | 分類號： | H01L23/538;H01L23/552 |
| 代理公司： | 永新專利商標(biāo)代理有限公司72002 | 代理人： | 韓宏,陳松濤 |
| 地址： | 美國加*** | 國省代碼： | 暫無信息 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 用于 減少 通道 耦合 | ||
1.一種多個輸入/輸出（I/O）信號路徑，所述信號路徑包括：
第一垂直過渡段，其穿過襯底的厚度并與所述I/O信號路徑中的第一個相關(guān)，其中所述第一垂直過渡段包括在第一互連級處的第一金屬表面，所述第一金屬表面占據(jù)所述襯底中的與所述第一垂直過渡段相鄰的第一區(qū)域；以及
第二垂直過渡段，其穿過所述襯底的厚度并與所述I/O信號路徑中的第二個相關(guān)，其中所述第二垂直過渡段包括在與所述第一互連級相鄰的第二互連級處占據(jù)所述襯底的第二區(qū)域的第二金屬表面，且其中所述第一區(qū)域和第二區(qū)域至少部分地重疊以占據(jù)所述襯底的相同的第一重疊區(qū)域。
2.如權(quán)利要求1所述的I/O信號路徑，其中所述第一垂直過渡段包括在與所述第二互連級相鄰的第三互連級處且位于所述第二金屬表面的與所述第一金屬表面相對的一側(cè)的第三金屬表面，所述第三金屬表面占據(jù)所述襯底的第三區(qū)域，且其中所述第三區(qū)域與第一襯底區(qū)域的至少一部分重疊。
3.如權(quán)利要求2所述的I/O信號路徑，其中所述第二垂直過渡段包括在與所述第三互連級相鄰的第四互連級處占據(jù)所述襯底的第四區(qū)域的第四金屬表面，且其中所述第四區(qū)域至少部分地與所述第三區(qū)域重疊，以占據(jù)所述襯底的相同的第二重疊區(qū)域。
4.如權(quán)利要求2所述的I/O信號路徑，其中所述第一重疊區(qū)域和第二重疊區(qū)域重疊以在電容地耦合第一I/O信號路徑和第二I/O信號路徑的所述第一互連級、所述第二互連級、所述第三互連級和所述第四互連級中形成垂直堆棧的特征。
5.如權(quán)利要求1所述的I/O信號路徑，還包括穿過所述襯底的厚度并與所述I/O信號路徑中的第三個相關(guān)的第三垂直過渡段，其中所述第三垂直過渡段包括在所述第一互連級和所述第二互連級中的一個或多個處占據(jù)所述襯底的第三區(qū)域的第三金屬表面，且其中所述第三區(qū)域與所述第一區(qū)域和所述第二區(qū)域中的任一個都不重疊；以及
其中所述第二垂直過渡段還包括在與所述第一互連級和所述第二互連級中的一個或多個相鄰的互連級處占據(jù)所述襯底的第四區(qū)域的第四金屬表面，且其中所述第三區(qū)域和所述第四區(qū)域至少部分地重疊，以占據(jù)所述襯底的相同的第二重疊區(qū)域。
6.如權(quán)利要求5所述的I/O信號路徑，其中所述第二路徑和所述第三路徑與具有攻擊者-受害者關(guān)系的兩個信號線相關(guān)，且其中所述第二重疊區(qū)域通過設(shè)置在所述第三金屬表面和所述第四金屬表面之間的介入電介質(zhì)與在所述第二垂直過渡段和所述第三垂直過渡段之間的互電容耦合相關(guān)。
7.如權(quán)利要求1所述的I/O信號路徑，其中所述第一垂直過渡段和所述第二垂直過渡段每個都包括穿過封裝或印刷電路板（PCB）襯底的金屬填充的通孔。
8.如權(quán)利要求7所述的I/O信號路徑，其中所述第一金屬表面包括第一通孔焊盤，且其中所述第二金屬表面包括第二通孔焊盤。
9.如權(quán)利要求8所述的I/O信號路徑，其中所述第一通孔焊盤通過金屬互連電連接到占據(jù)所述襯底中的不與所述第一區(qū)域重疊的第三區(qū)域的第三通孔焊盤；
其中所述第二通孔焊盤通過金屬互連電連接到占據(jù)所述襯底中的不與所述第二區(qū)域重疊的第四區(qū)域的第四通孔焊盤；以及
其中所述第三區(qū)域和第四區(qū)域重疊。
10.如權(quán)利要求9所述的I/O信號路徑，其中所述I/O信號路徑中的第一個包括通過金屬互連電連接所述第一通孔焊盤的第一電鍍通孔，且其中所述第一電鍍通孔不與所述第一區(qū)域重疊；以及其中所述I/O信號路徑中的第二個包括通過金屬互連電連接所述第二通孔焊盤的第二電鍍通孔，且其中所述第二電鍍通孔不與所述第二區(qū)域重疊。
11.如權(quán)利要求1所述的I/O信號路徑，其中所述第一路徑和所述第二路徑與具有攻擊者-受害者串?dāng)_關(guān)系的兩個信號線相關(guān)，且其中所述第一重疊區(qū)域通過設(shè)置在所述第一金屬表面和所述第二金屬表面之間的介入電介質(zhì)與在所述第一垂直過渡段和所述第二垂直過渡段之間的互電容耦合相關(guān)。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于英特爾公司，未經(jīng)英特爾公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201410089910.1/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
