[發明專利]一種碳納米場效應晶體管編碼器

有效

• 申請號: 201410089615.6
• 申請日: 2014-03-12
• 公開（公告）號: CN103905032A
• 公開（公告）日: 2014-07-02
• 發明（設計）人: 汪鵬君;唐偉童;王謙
• 申請（專利權）人: 寧波大學
• 主分類號: H03K19/094
• 分類號: H03K19/094
• 代理公司: 寧波奧圣專利代理事務所(普通合伙) 33226
• 代理人: 程曉明

技術領域

本發明涉及一種編碼器，尤其是涉及一種碳納米場效應晶體管編碼器。

背景技術

編碼器是實現不同數字量之間轉換的組合邏輯電路。編碼器以其高精度、高分辨率和高可靠性被廣泛用于工業自動化領域的各種編碼操作中。目前的編碼器集成芯片大多以CMOS工藝為基礎，采用二值CMOS門電路實現其功能。隨著芯片集成度的不斷提高，工藝特征尺寸的不斷縮小，CMOS工藝所存在的缺陷也日益突出，例如泄漏電流的增加、性能的逐漸衰減和穩定性的變化等。另外，二值CMOS門電路采用二值元件,二值信號(0,1)攜帶的信息量少，由此導致編碼器電路的布線面積增加，電路結構復雜,功耗大。

CNFET(碳納米場效應晶體管)與CMOS相比有著巨大的優勢,非金屬結構的碳納米管(CNTs,Carbon?Nanotube)在準一維結構的短溝道長度下伴隨著彈道傳輸性能，與深亞微米的硅技術相比它有著較小的漏電流和溝道電容。碳納米管是將石墨烯片卷成中空的管狀結構，單臂碳納米管可以表現為金屬性能和半導體性能。半導體性能的碳納米管以其優良的特性受到了電子設計者的廣泛關注。因此最近幾年CNFET發展非常迅速,在一些簡單的電路如反相器、邏輯門電路和環形振蕩器等設計中,CNFET管已成功取代CMOS管，證明其有效性。

多值邏輯電路（比如三值）每條布線攜帶的信息量大，輸入輸出引線數目少，攜帶信息的能力和集成電路的信息密度較高,可以提高電路空間和時間的利用率,有效降低集成電路的功耗和成本，因此設計一種可將二進制信號轉換為三進制信號的碳納米場效應晶體管編碼器來簡化編碼器的電路，提高編碼器的集成度，降低其成本和功耗具有重要意義。

發明內容

本發明所要解決的技術問題是提供一種電路結構簡單,集成度較高成本和功耗較低的碳納米場效應晶體管編碼器。

本發明解決上述技術問題所采用的技術方案為：一種碳納米場效應晶體管編碼器，包括第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第一三輸入與非門、第二三輸入與非門、第三三輸入與非門、第四三輸入與非門、第五三輸入與非門、第六三輸入與非門、第七三輸入與非門、第一二輸入與非門、第二二輸入與非門、第三二輸入與非門、二輸入與門、第一CNFET與非門、第二CNFET與非門、第一CNFET或非門和第二CNFET或非門，所述的第一反相器的輸入端、所述的第一三輸入與非門的第一輸入端、所述的第二三輸入與非門的第一輸入端、所述的第四三輸入與非門的第一輸入端和所述的第五三輸入與非門的第一輸入端連接且其連接端為編碼器的第一輸入端用于接入三位二值輸入信號的第一位，所述的第一反相器的輸出端、所述的第三三輸入與非門的第一輸入端和所述的第六三輸入與非門的第一輸入端連接，所述的第二反相器的輸入端、所述的第一三輸入與非門的第二輸入端、所述的二輸入與門的第一輸入端、所述的第四三輸入與非門的第二輸入端和所述的第六三輸入與非門的第二輸入端連接且其連接端為編碼器的第二輸入端用于接入三位二值輸入信號的第二位，所述的第二反相器的輸出端、所述的第一二輸入與非門的第一輸入端、所述的第二三輸入與非門的第二輸入端、所述的第三三輸入與非門的第二輸入端和所述的第五三輸入與非門的第二輸入端連接，所述的第三反相器的輸入端、所述的第一二輸入與非門的第二輸入端、所述的二輸入與門的第二輸入端、所述的第三三輸入與非門的第三輸入端、所述的第四三輸入與非門的第三輸入端和所述的第五三輸入與非門的第三輸入端連接且其連接端為編碼器的第三輸入端用于接入三位二值輸入信號的第三位，所述的第三反相器的輸出端、所述的第一三輸入與非門的第三輸入端、所述的第二三輸入與非門的第三輸入端和所述的第六三輸入與非門的第三輸入端連接，所述的第一三輸入與非門的輸出端、所述的第一二輸入與非門的輸出端與所述的第二二輸入與非門的兩個輸入端一一對應連接，所述的第二三輸入與非門的輸出端、所述的第三三輸入與非門的輸出端和所述的第四三輸入與非門的輸出端與所述的第七三輸入與非門的三個輸入端一一對應連接，所述的第五三輸入與非門的輸出端和所述的第六三輸入與非門的輸出端與所述的第三二輸入與非門的兩個輸入端一一對應連接，所述的第二二輸入與非門的輸出端與所述的第一CNFET與非門的第一輸入端連接，所述的第一CNFET與非門的輸出端與所述的第四反相器的輸入端連接，所述的第四反相器的輸出端和所述的二輸入與門的輸出端與所述的第一CNFET或非門的兩個輸入端一一對應連接，所述的第七三輸入與非門的輸出端與所述的第二CNFET與非門的第一輸入端連接，所述的第二CNFET與非門的輸出端與所述的第五反相器的輸入端連接，所述的第五反相器的輸出端和所述的第三二輸入與非門的輸出端與所述的第二CNFET或非門的兩個輸入端一一對應連接，所述的第一CNFET與非門的第二輸入端和所述的第二CNFET與非門的第二輸入端均接入幅值電平對應邏輯1的電壓信號，所述的第一反相器、所述的第二反相器、所述的第三反相器、所述的第一三輸入與非門、所述的第二三輸入與非門、所述的第三三輸入與非門、所述的第四三輸入與非門、所述的第五三輸入與非門、所述的第六三輸入與非門、所述的第七三輸入與非門、所述的第一二輸入與非門、所述的第二二輸入與非門、所述的第三二輸入與非門和所述的二輸入與門均為二值門電路，所述的第四反相器和所述的第五反相器均為三值反相器，所述的第一CNFET與非門和所述的第二CNFET與非門均為三值與非門電路，所述的第一CNFET或非門和所述的第二CNFET或非門均為三值或非門電路，所述的第二CNFET或非門的輸出端為編碼器的第一輸出端用于輸出二位三值輸出信號的第一位，所述的第一CNFET或非門的輸出端為編碼器的第二輸出端用于輸出二位三值輸出信號的第二位。