[發(fā)明專利]數(shù)據(jù)處理裝置和數(shù)據(jù)處理方法

無效

• 申請(qǐng)?zhí)枺?/td>: 201410087786.5
• 申請(qǐng)日: 2014-03-11
• 公開（公告）號(hào): CN104123251A
• 公開（公告）日: 2014-10-29
• 發(fā)明（設(shè)計(jì)）人: 后藤真孝;菅澤延彥;小林優(yōu)太;村井信哉
• 申請(qǐng)（專利權(quán)）人: 株式會(huì)社東芝
• 主分類號(hào): G06F13/28
• 分類號(hào): G06F13/28;G06F12/08
• 代理公司: 永新專利商標(biāo)代理有限公司 72002
• 代理人: 王英;張立達(dá)

相關(guān)申請(qǐng)的交叉引用

本申請(qǐng)以2013年4月26日遞交的日本專利申請(qǐng)No.2013-094234為基礎(chǔ)并且要求該專利申請(qǐng)的優(yōu)先權(quán)；本文以引用的方式結(jié)合其全部?jī)?nèi)容。

技術(shù)領(lǐng)域

本文描述的實(shí)施例通常涉及數(shù)據(jù)處理裝置和數(shù)據(jù)處理方法。

背景技術(shù)

按照慣例，具有直接存儲(chǔ)器存取（DMA）的數(shù)據(jù)處理裝置是已知的。在這樣的數(shù)據(jù)處理裝置中，啟用通過DMA控制器而不是中央處理單元（CPU）的從主存儲(chǔ)設(shè)備到非易失性存儲(chǔ)設(shè)備的直接數(shù)據(jù)傳送。從而，在常規(guī)的數(shù)據(jù)處理裝置中能夠?qū)崿F(xiàn)對(duì)于數(shù)據(jù)傳送要求的時(shí)間的減少。

然而，在常規(guī)的數(shù)據(jù)處理裝置中，當(dāng)數(shù)據(jù)被分段為小段時(shí)，要求CPU在每一次數(shù)據(jù)傳送時(shí)生成傳送指示信息。因此，在常規(guī)的數(shù)據(jù)處理裝置中，CPU可能被置于重的處理負(fù)荷下。

發(fā)明內(nèi)容

本文描述的實(shí)施例的目的在于提供能夠減少CPU的處理負(fù)荷的數(shù)據(jù)處理裝置。

根據(jù)實(shí)施例，一種數(shù)據(jù)處理裝置包括第一生成單元、第二生成單元、傳送指示單元和傳送控制器。所述第一生成單元配置為當(dāng)所述第一生成單元確定要求從第一存儲(chǔ)單元到第二存儲(chǔ)單元的數(shù)據(jù)傳送時(shí)生成指定傳送數(shù)據(jù)在數(shù)據(jù)傳送源中的存儲(chǔ)位置、所述傳送數(shù)據(jù)在數(shù)據(jù)傳送目的地中的存儲(chǔ)位置以及數(shù)據(jù)傳送尺寸的傳送指示信息。所述第二生成單元配置為生成通過將所述傳送指示信息分段為具有預(yù)定數(shù)據(jù)尺寸的片段而獲得的片段傳送指示信息。所述傳送指示單元配置為以所述片段傳送指示信息為基礎(chǔ)來指示執(zhí)行數(shù)據(jù)傳送。所述傳送控制器配置為根據(jù)所述數(shù)據(jù)傳送的指示來控制所述第一存儲(chǔ)單元和所述第二存儲(chǔ)單元之間的所述數(shù)據(jù)傳送。

根據(jù)上面描述的數(shù)據(jù)處理裝置，能夠減少CPU的處理負(fù)荷。

附圖說明

圖1是根據(jù)實(shí)施例的數(shù)據(jù)處理裝置的配置圖；

圖2是表示根據(jù)實(shí)施例的數(shù)據(jù)處理裝置的功能配置和操作示例的圖；

圖3是表示根據(jù)實(shí)施例的虛擬存儲(chǔ)器空間的示例的圖；

圖4是表示根據(jù)實(shí)施例的頁表的示例的圖；

圖5是表示根據(jù)實(shí)施例在數(shù)據(jù)處理時(shí)的處理過程的示例的流程圖；并且

圖6是表示根據(jù)實(shí)施例在數(shù)據(jù)傳送時(shí)的處理過程的示例的序列圖。

具體實(shí)施方式

下面參照附圖來詳細(xì)解釋實(shí)施例。

數(shù)據(jù)處理裝置

圖1是根據(jù)當(dāng)前實(shí)施例的數(shù)據(jù)處理裝置100的配置圖。如圖1所示，根據(jù)當(dāng)前實(shí)施例的數(shù)據(jù)處理裝置100包括CPU101、只讀存儲(chǔ)器（ROM）102、隨機(jī)存取存儲(chǔ)器（RAM）103、數(shù)據(jù)保存單元104和DMA控制器105。而且，根據(jù)當(dāng)前實(shí)施例的數(shù)據(jù)處理裝置100包括存儲(chǔ)器管理單元106、傳送信息存儲(chǔ)單元107、生成單元108、傳送設(shè)置存儲(chǔ)單元109和傳送指示單元110。在根據(jù)當(dāng)前實(shí)施例的數(shù)據(jù)處理裝置100中，經(jīng)過總線B來連接硬件的各自段，并且經(jīng)過總線B來通信數(shù)據(jù)。圖1中示出了其中硬件的各自段經(jīng)過總線B的單條線路進(jìn)行連接的示例，并且例如以諸如外圍部件互連（PCI）總線的標(biāo)準(zhǔn)為基礎(chǔ)來建立連接。

CPU101是實(shí)現(xiàn)整個(gè)裝置的控制和所安裝的功能的計(jì)算設(shè)備。ROM102是非易失性存儲(chǔ)器，在其中存儲(chǔ)有程序和數(shù)據(jù)。RAM103是諸如靜態(tài)RAM（SRAM）和動(dòng)態(tài)RAM（DRAM）的存儲(chǔ)器，并且是易失性存儲(chǔ)器（主存儲(chǔ)設(shè)備），在其中讀取并且臨時(shí)保持程序和數(shù)據(jù)。因此，例如，CPU101將程序和數(shù)據(jù)從ROM102讀取到RAM103上并且執(zhí)行處理，并且從而獲得整個(gè)裝置的控制或所安裝的功能的實(shí)現(xiàn)。

數(shù)據(jù)保存單元104是諸如硬盤驅(qū)動(dòng)（HDD）和存儲(chǔ)卡的記錄介質(zhì)，并且是存儲(chǔ)應(yīng)用程序和數(shù)據(jù)的非易失性存儲(chǔ)設(shè)備。DMA控制器105是控制在RAM103和數(shù)據(jù)保存單元104之間執(zhí)行的數(shù)據(jù)傳送的控制設(shè)備。

存儲(chǔ)器管理單元106是向應(yīng)用程序等等提供與RAM103中的存儲(chǔ)區(qū)（在下文中，“存儲(chǔ)器空間”）分開的虛擬存儲(chǔ)區(qū)（在下文中，“虛擬存儲(chǔ)器空間”）的單元。存儲(chǔ)器管理單元106使用頁表（頁管理信息）來管理存儲(chǔ)器空間和虛擬存儲(chǔ)器空間，在頁表中虛擬頁和物理頁彼此相關(guān)聯(lián)。

傳送信息存儲(chǔ)單元107是易失性存儲(chǔ)器，在其中存儲(chǔ)有諸如指示數(shù)據(jù)傳送的指示的傳送指示信息的數(shù)據(jù)。生成單元108以所述傳送指示信息為基礎(chǔ)根據(jù)DMA控制器105的規(guī)范來生成與在數(shù)據(jù)傳送時(shí)的分段數(shù)據(jù)相對(duì)應(yīng)的片段傳送指示信息。