[發明專利]含有延伸環繞一或更多通道區之柵極電極的晶體管

有效

• 申請號: 201410086754.3
• 申請日: 2014-03-11
• 公開（公告）號: CN104051535B
• 公開（公告）日: 2018-04-20
• 發明（設計）人: S·弗萊克豪斯基;J·亨治爾
• 申請（專利權）人: 格羅方德半導體公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L21/336;H01L21/28
• 代理公司: 北京戈程知識產權代理有限公司11314
• 代理人: 程偉,王錦陽

技術領域

本揭示內容大體有關于集成電路的領域，且更特別的是，有關于運用絕緣體上覆半導體技術于其中的集成電路。

背景技術

集成電路通常包含特別是含有場效晶體管的大量電路組件。在場效晶體管中，隔開柵極電極與通道區的柵極絕緣層可提供柵極電極與通道區的電絕緣。在通道區附近，裝設源極區及漏極區。

通道區、源極區及漏極區皆以半導體材料形成，其中通道區的摻雜與源極區及漏極區的摻雜不同。取決于施加至柵極電極的電壓，場效晶體管可在開啟狀態、關閉狀態之間切換。

為了改善含有場效晶體管之集成電路的效能，已有人提議運用絕緣體上覆半導體技術。在絕緣體上覆半導體技術中，晶體管的源極、通道及漏極區皆以半導體材料(例如，硅)的薄層形成。在半導體材料(例如，硅)的基板上面可裝設該半導體材料薄層以及用電絕緣材料(例如，二氧化硅)與基板隔開。相較于其中場效晶體管形成于塊狀半導體基板上的集成電路，絕緣體上覆半導體技術允許減少集成電路的寄生電容及泄露電流和對于離子化輻射的敏感性。

不過，絕緣體上覆半導體技術有一些與其相關的特定問題，包括所謂的浮體效應(floating body effect)。絕緣體上覆半導體場效晶體管的本體與基板形成電容器。在此電容器中，可能累積電荷以及造成反效應，包括場效晶體管的臨界電壓與先前狀態的相依性以及通道可控性降低。

US2011/0291196A1基于絕緣體上覆半導體基板揭示一種含有FinFET或三柵晶體管的半導體裝置。該半導體裝置包含上面形成形式通常為二氧化硅材料之埋藏絕緣層的硅基板。此外，提供多個半導體鰭片以及存在初始形成于埋藏絕緣層上之硅層的“殘留物”。該等鰭片包含源極區、漏極區及通道區。通道區沿著鰭片長度方向的延伸部 由包含電極材料(例如，多晶硅)的柵極電極結構與間隔體結構決定。柵極介電材料在鰭片的側壁(以三柵晶體管而言，鰭片的正面)隔開電極材料與通道區的半導體材料。

相較于平面場效晶體管，其中通道區以鰭片形成的晶體管可具有改善的通道可控性。不過，對于某些應用，例如根據22奈米及更高技術世代(technology node)形成集成電路中之晶體管者，進一步改善晶體管的通道可控性是合乎需要的。

本揭示內容提供一種含有具改良通道可控性之晶體管的半導體結構以及用以形成該晶體管的方法。

發明內容

為供基本理解本發明的一些方面，提出以下簡化的總結。此總結并非本發明的窮舉式總覽。它不是想要確認本發明的關鍵或重要組件或者是描繪本發明的范疇。唯一的目的是要以簡要的形式提出一些概念作為以下更詳細之說明的前言。

揭示于本文的一示意半導體結構包含一基板與一晶體管。該晶體管包含設于該基板上面之一加高源極區及一加高漏極區、一或更多長形半導體線、一柵極電極及一柵極絕緣層。該一或更多長形半導體線連接于該加高源極區與該加高漏極區之間。該一或更多長形半導體線中之每一者的縱向系實質沿著垂直于該基板之厚度方向的水平方向延伸。該等長形半導體線各自包含一通道區。該柵極電極延伸環繞該一或更多長形半導體線的每個通道區。該柵極絕緣層設于該一或更多長形半導體線中之每一者與該柵極電極之間。

揭示于本文的一示意方法包括：形成一或更多長形半導體線于一層電絕緣材料上。提供該層電絕緣材料于材料與該層電絕緣材料不同的一基板上方。該一或更多長形半導體線中之每一者的縱向系實質沿著垂直于該基板之厚度方向的水平方向延伸。移除該層電絕緣材料在該一或更多長形半導體線中之每一者的中央部份下面的部份。在該一或更多長形半導體線中之每一者的該中央部份上形成一柵極絕緣層。形成延伸環繞該一或更多長形半導體線中之每一者的該中央部份的一柵極電極。該柵極絕緣層提供該等長形半導體線與該柵極電極的電絕 緣。

附圖說明

參考以下結合附圖的說明可明白本揭示內容，其中類似的組件系以相同的組件符號表示。

圖1a、圖1b及圖1c的示意上視圖及橫截面圖圖示各自處于方法實施例之一階段的半導體結構實施例；

圖2a、圖2b及圖2c的示意上視圖及橫截面圖圖示各自處于方法實施例之一階段的半導體結構實施例；

圖3a、圖3b及圖3c的示意上視圖及橫截面圖圖示各自處于方法實施例之一階段的半導體結構實施例；

圖4a、圖4b及圖4c的示意上視圖及橫截面圖圖示各自處于方法實施例之一階段的半導體結構實施例；

圖5a、圖5b及圖5c的示意上視圖及橫截面圖圖示各自處于方法實施例之一階段的半導體結構實施例；