[發明專利]一種溝槽型MOS器件的導通電阻的仿真分析方法

有效

• 申請號: 201410086317.1
• 申請日: 2014-03-10
• 公開（公告）號: CN103902761B
• 公開（公告）日: 2017-02-08
• 發明（設計）人: 王艷穎;鄭澤人;彭宇
• 申請（專利權）人: 中航（重慶）微電子有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 上海光華專利事務所31219
• 代理人: 李儀萍

1.一種溝槽型MOS器件的導通電阻的仿真分析方法，其特征在于，包括以下步驟：

1）建立溝槽型MOS器件的第一模型，該第一模型包括依次層疊的襯底、漂移區、體區、源區，以及貫穿所述源區及漂移區的溝槽結構；

2）對所述第一模型的電流進行模擬，計算出源漏電阻R₁；

3）將所述襯底去除形成第二模型，對所述第二模型的電流進行模擬，計算出第二模型的電阻R₂，并獲得所述襯底的電阻R₃=R₁-R₂；

4）減薄所述漂移區，并對減薄后的漂移區進行高濃度摻雜形成第三模型，對所述第三模型的電流進行模擬，計算出第三模型的電阻R₄，該電阻R₄為溝道及源擴散電阻的總阻值；

5）依據所述第一模型的電流模擬測出器件導通時電子累積層的厚度，將所述第三模型的漂移區的高濃度摻雜區域移至電子累積層以下形成第四模型，對所述第四模型的電流進行模擬，計算出第四模型的電阻R₅，并獲得電子累積層的電阻R₆=R₅-R₄；

6）計算出所述漂移區的電阻R₇=R₁-R₃-R₄-R₆。

2.根據權利要求1所述的溝槽型MOS器件的導通電阻的仿真分析方法，其特征在于：所述仿真分析方法所采用的仿真工具為TCAD仿真工具。

3.根據權利要求1所述的溝槽型MOS器件的導通電阻的仿真分析方法，其特征在于：所述第一模型所采用的襯底的厚度與實際溝槽型MOS器件中襯底的厚度相等。

4.根據權利要求1所述的溝槽型MOS器件的導通電阻的仿真分析方法，其特征在于：所述襯底為N型襯底，所述漂移區為N型漂移區，所述體區為P型體區，所述源區為N型源區。

5.根據權利要求4所述的溝槽型MOS器件的導通電阻的仿真分析方法，其特征在于：步驟4）及步驟5）中，高濃度摻雜的導電類型為N型。

6.根據權利要求1所述的溝槽型MOS器件的導通電阻的仿真分析方法，其特征在于：所述溝槽結構包括貫穿所述源區及漂移區的溝槽、結合于所述溝槽表面的柵氧層以及填充于所述柵氧層中的多晶硅層。

7.根據權利要求1所述的溝槽型MOS器件的導通電阻的仿真分析方法，其特征在于：所述仿真分析方法中，各步驟對電流進行模擬時所加載的源極電壓、漏極電壓及柵極電壓均保持一致。