[發(fā)明專利]高線性度多模射頻天線開關(guān)電路

在審

• 申請?zhí)枺?/td>: 201410085417.2
• 申請日: 2014-03-10
• 公開（公告）號: CN103795432A
• 公開（公告）日: 2014-05-14
• 發(fā)明（設(shè)計）人: 王宇晨;孫江濤;王顯泰
• 申請（專利權(quán)）人: 銳迪科創(chuàng)微電子（北京）有限公司
• 主分類號: H04B1/40
• 分類號: H04B1/40;H04W88/06
• 代理公司: 北京萬慧達(dá)知識產(chǎn)權(quán)代理有限公司 11111
• 代理人: 楊穎;張金芝

1.一種高線性度多模射頻天線開關(guān)電路，其特征在于，所述電路包括：天線、多個開關(guān)支路及多個信號收發(fā)端；其中，

每個所述信號收發(fā)端各自通過一個所述開關(guān)支路耦接至所述天線；

每個所述開關(guān)支路為若干個晶體管器件的疊層串聯(lián)結(jié)構(gòu)；

每個所述開關(guān)支路中，最靠近所述天線的前兩個晶體管器件各并聯(lián)有一個柵隨電容。

2.如權(quán)利要求1所述的電路，其特征在于，所述電路的每個所述開關(guān)支路中，所述若干個晶體管器件的疊層串聯(lián)結(jié)構(gòu)具體為：

除第一晶體管的源極/漏極接所述天線、最后一晶體管的漏極/源極接所述信號收發(fā)端外，前一晶體管的漏極/源極耦接下一晶體管的源極/漏極，每個晶體管的柵極還各自通過一負(fù)載耦接至同一柵電壓端。

3.如權(quán)利要求1或2中所述的電路，其特征在于，所述電路的每個所述開關(guān)支路中，最靠近所述天線的第一晶體管的源極/漏極和柵極間并聯(lián)有第一柵隨電容；次靠近所述天線的第二晶體管的漏極/源極和柵極間并聯(lián)有第二柵隨電容。

4.如權(quán)利要求1所述的電路，其特征在于，所述晶體管為NMOS管、PMOS管或基于PHEMT工藝的FET管。

5.如權(quán)利要求1所述的電路，其特征在于，所述柵隨電容的大小為1pF左右。

6.如權(quán)利要求1所述的電路，其特征在于，所述多個開關(guān)支路的控制端采用單刀多擲、多刀多擲或各支路獨(dú)立控制開斷的方式連接。

7.如權(quán)利要求1或6所述的電路，其特征在于，所述電路中，同一時刻只有一個所述開關(guān)支路處于導(dǎo)通狀態(tài)，此時其余所述開關(guān)支路處于關(guān)斷狀態(tài)。