[發明專利]非易失性邏輯陣列中使用奇偶校驗的錯誤檢測

有效

• 申請號: 201410085140.3
• 申請日: 2014-01-28
• 公開（公告）號: CN103973272B
• 公開（公告）日: 2018-06-01
• 發明（設計）人: S·C·巴特林;S·康納
• 申請（專利權）人: 德克薩斯儀器股份有限公司
• 主分類號: H03K3/356
• 分類號: H03K3/356
• 代理公司: 北京紀凱知識產權代理有限公司 11245
• 代理人: 趙蓉民

一種片上系統(SoC)具有耦合至一個或更多個核邏輯塊的n行乘m列非易失性存儲器陣列。m被限制為奇數。在每次寫一行m個數據位時，使用m個數據位計算奇偶校驗位。在存儲奇偶校驗位之前，其被反轉。每次讀取行時，檢查奇偶校驗位以確定在所恢復的數據位中是否存在奇偶校驗錯誤。當檢測到奇偶校驗錯誤時，在SoC上執行引導操作。

技術領域

本發明一般涉及非易失性存儲器單元及其在系統中的應用，并且具體地，涉及與邏輯陣列結合以提供非易失性邏輯模塊。

背景技術

很多便攜式電子設備如便攜式電話、數碼相機/可攜式攝像機、個人數字助理、膝上型計算機以及視頻游戲機都靠電池工作。在非活動期間，該設備可以不執行處理操作并且可被設置為斷電或待機電源模式以省電。提供給電子設備內的一部分邏輯的電力在低功耗待機電源模式中可被關閉。然而，待機電源模式期間泄漏電流的存在對設計便攜式的、電池供電的設備提出挑戰。數據保持電路如設備內的觸發器和/或鎖存器可被用來在設備進入待機電源模式之前存儲狀態信息以用于后續使用。數據保持鎖存器，也可被稱作影子鎖存器或氣球鎖存器，通常由單獨的“永遠開啟”電源供電。

用于減少非活動期間的泄漏電流的一種已知技術利用多閾值CMOS(MTCMOS)技術來實現影子鎖存器。在這種方法中，影子鎖存器利用厚的柵極氧化物晶體管和/或高閾值電壓(Vt)晶體管減少待機電源模式中的泄漏電流。在正常操作期間(例如，有效電源模式期間)，影子鎖存器通常與其它電路斷開以保持系統性能。為了在“主從”觸發器拓撲中保持數據，第三鎖存器，例如影子鎖存器，可被加到主鎖存器和從鎖存器中用于數據保持。在其它情況中，從鎖存器可被配置以在低功率操作期間作為保持鎖存器工作。然而，仍然需要一些電力來保持保存的狀態。例如，參看美國專利7639056，“Ultra Low Area OverheadRetention Flip-Flop for Power-Down Applications(用于斷電應用的超低面積開銷的保持觸發器)”。

片上系統(SoC)是現在一個經常使用的概念；其基本方法是將越來越多的功能集成到給定設備。這種集成能夠采用硬件或軟件解決方案的形式。通常通過增加的時鐘速率和更高級的過程節點來獲得性能改進。許多SoC設計將各種外圍設備和存儲器電路與微處理器核或多核配對。

能量收集，也被稱為功率收集或能量尋找，是通過其從外部源獲得、捕獲、以及存儲能量的過程，用于小型、無線獨立設備，如在可穿戴電子產品和無線傳感器網絡中使用的那些設備。收集的能量可來自各種源，例如：太陽能、熱能、風能、鹽度梯度和動能等。然而，典型的能量收集器為低能量電子產品提供非常少量的動力。能量收集器的能量源作為周圍背景存在并且可用于使用。例如，溫度梯度存在于內燃機的運行和城市中；由于無線電和電視廣播，環境中存在大量的電磁能量，等等。

發明內容

一種片上系統，即SoC，包括：一個或更多個核邏輯塊；耦合至所述一個或更多個核邏輯塊的存儲器陣列，其中所述存儲器陣列包括：n行乘m列數據位單元和一列奇偶校驗位單元，其中m是奇數；奇偶校驗邏輯模塊，其耦合至所述m列數據位的數據輸出端和所述一列奇偶校驗位單元的數據輸出端，其中對于每行數據位單元和相關聯的奇偶校驗位單元，所述奇偶校驗邏輯模塊被配置為響應于存儲在所述數據位單元中的數據生成奇偶校驗位并將所述奇偶校驗位的反轉表示存儲在所述奇偶校驗位單元中；和控制邏輯模塊，其耦合至所述奇偶校驗邏輯模塊和所述一個或更多個核邏輯塊，其中所述控制邏輯模塊被配置為在檢測到奇偶校驗錯誤時使所述一個或更多個核邏輯塊執行重啟操作。

一種用于操作片上系統即SoC的方法，所述SoC包括設置成n行乘m列的耦合至一個或更多個核邏輯塊的非易失性位單元的存儲器陣列，所述方法包括：計算對應于m個數據位的奇偶校驗位，其中m是奇數個數據位；反轉所述奇偶校驗位；將所述m個數據位和反轉的奇偶校驗位寫入所述存儲器陣列的所選行；讀取所述存儲器陣列的所選行以恢復m個存儲的數據位和相應的奇偶校驗位；確定恢復的數據位中是否存在奇偶校驗錯誤；以及當檢測到奇偶校驗錯誤時，在所述SoC上執行引導操作。