[發(fā)明專(zhuān)利]半導(dǎo)體器件

在審

• 申請(qǐng)?zhí)枺?/td>: 201410082105.6
• 申請(qǐng)日: 2014-03-07
• 公開(kāi)（公告）號(hào): CN104465760A
• 公開(kāi)（公告）日: 2015-03-25
• 發(fā)明（設(shè)計(jì)）人: 近藤佳之;后藤正和;川中繁;宮田俊敬
• 申請(qǐng)（專(zhuān)利權(quán)）人: 株式會(huì)社東芝
• 主分類(lèi)號(hào): H01L29/78
• 分類(lèi)號(hào): H01L29/78;H01L29/06;H01L29/08
• 代理公司: 北京市中咨律師事務(wù)所 11247
• 代理人: 賀月嬌;楊曉光

相關(guān)申請(qǐng)的交叉引用

本申請(qǐng)基于并要求2013年9月13日提交的在先日本專(zhuān)利申請(qǐng)No.2013-190889的優(yōu)先權(quán)，通過(guò)引用將該申請(qǐng)的全部?jī)?nèi)容并入本文中。

技術(shù)領(lǐng)域

本發(fā)明的實(shí)施例涉及半導(dǎo)體器件。

背景技術(shù)

近年來(lái)，已經(jīng)開(kāi)發(fā)出使用電子的量子力學(xué)效應(yīng)的TFET（隧道場(chǎng)效應(yīng)晶體管）。在TFET中，通過(guò)對(duì)柵電極施加電壓，在源極和溝道之間引發(fā)BTBT（帶間隧穿（Band?To?Band?Tunneling））。這樣將TFET置于導(dǎo)通狀態(tài)。

在TFET中，考慮將源極層的雜質(zhì)濃度分布設(shè)定為突變的，以獲得陡峭的亞閾值特性。為了將雜質(zhì)濃度分布設(shè)定為突變的，用于形成源極層的離子注入需要以大劑量很淺地執(zhí)行。已知以高濃度很淺地形成的擴(kuò)散層的雜質(zhì)濃度分布一般會(huì)因隨后的熱處理或類(lèi)似的處理而在晶片平面中極大地變化（vary）。雜質(zhì)濃度分布的變化導(dǎo)致TFET的電特性（例如，閾值電壓）的變化。例如，當(dāng)閾值電壓變化較大時(shí)，考慮到將具有高閾值電壓的TFET包括在電路中，電路的電源電壓無(wú)法降低。因此，很難使用傳統(tǒng)的TFET配置其中電源電壓保持較低的低電力電路。

發(fā)明內(nèi)容

根據(jù)本發(fā)明實(shí)施例的一種半導(dǎo)體器件包括半導(dǎo)體層。柵極電介質(zhì)膜被設(shè)置在所述半導(dǎo)體層的表面上。柵電極通過(guò)所述柵極電介質(zhì)膜而被設(shè)置在所述半導(dǎo)體層上。第一導(dǎo)電類(lèi)型的漏極層被設(shè)置在所述半導(dǎo)體層的位于所述柵電極的第一端側(cè)的部分中。第二導(dǎo)電類(lèi)型的源極層被設(shè)置在所述半導(dǎo)體層的位于所述柵電極的第二端側(cè)以及位于所述柵電極下方的部分中。所述源極層在所述半導(dǎo)體層的位于所述柵電極下方的所述部分處具有基本均勻的雜質(zhì)濃度。相同極性的電壓被施加到所述柵電極和所述漏極層。

附圖說(shuō)明

圖1是示出根據(jù)第一實(shí)施例的TFET100的配置的實(shí)例的橫截面圖；

圖2A和2B是示出根據(jù)第一實(shí)施例的TFET100的操作的實(shí)例的能帶圖；

圖3是示出TFET100的柵電極40、漏極層50和源極層60的平面圖；

圖4是示出柵電極40的柵極長(zhǎng)度Lg1至Lg3與漏極電流Id（導(dǎo)通狀態(tài)電流）之間的關(guān)系的圖；

圖5A至8是示出根據(jù)第一實(shí)施例的TFET100的制造方法的實(shí)例的橫截面圖；

圖9是示出根據(jù)第二實(shí)施例的TFET200的配置的實(shí)例的橫截面圖；

圖10A至11B是示出根據(jù)第二實(shí)施例的TFET200的制造方法的實(shí)例的橫截面圖；

圖12是示出根據(jù)第三實(shí)施例的TFET300的配置的實(shí)例的橫截面圖；以及

圖13A和13B是示出根據(jù)第三實(shí)施例的TFET300的制造方法的實(shí)例的橫截面圖。

具體實(shí)施方式

將參考附圖說(shuō)明實(shí)施例。本發(fā)明不限于這些實(shí)施例。在實(shí)施例中，“向上方向”或“向下方向”是指當(dāng)其上設(shè)置有半導(dǎo)體元件的半導(dǎo)體層的表面的方向被假設(shè)為“向上方向”時(shí)的相對(duì)方向。因此，術(shù)語(yǔ)“向上方向”或“向下方向”有時(shí)候不同于基于重力加速度方向的向上方向或向下方向。

（第一實(shí)施例）

圖1是示出根據(jù)第一實(shí)施例的TFET100的配置的實(shí)例的橫截面圖。TFET100可用于邏輯半導(dǎo)體集成電路，例如微處理器或ASIC（專(zhuān)用集成電路）。

TFET100包括BOX（掩埋氧化物）層10、半導(dǎo)體層20、柵極電介質(zhì)膜30、柵電極40、n漏極層50、n延伸（extension）層55、p源極層60、硅化物層70、分隔物（spacer）47、側(cè)壁膜57和層間電介質(zhì)膜90。

半導(dǎo)體層20是被設(shè)置在BOX層10上的SOI（絕緣體上硅）層。柵極電介質(zhì)膜30是被設(shè)置在半導(dǎo)體層20的表面上并且使用例如二氧化硅膜或相對(duì)介電常數(shù)高于二氧化硅膜的電介質(zhì)材料而形成的絕緣膜。

柵電極40被設(shè)置在半導(dǎo)體層20上，其中柵極電介質(zhì)膜30被夾置在柵電極40與半導(dǎo)體層20之間。柵電極40是例如使用諸如n摻雜的多晶硅的導(dǎo)電材料形成的。

n漏極層50被設(shè)置在半導(dǎo)體層20的位于柵電極40的一端（第一端）E1側(cè)的部分中。n延伸層55被設(shè)置為從漏極層50延伸到半導(dǎo)體層20的這樣的部分：該部分在半導(dǎo)體層20的表面?zhèn)惹椅挥跂烹姌O40下方。如果深漏極層50延伸到柵電極40的一端E1而沒(méi)有延伸層55，則GIDL（柵極感應(yīng)漏極泄漏）電流可能在待用（standby）（關(guān)斷時(shí)間）期間發(fā)生，并且亞閾值搖擺（swing）特性（下文中也稱為“SS”特性）可能劣化。為了抑制SS特性劣化，形成淺的且具有較低雜質(zhì)濃度的延伸層55。