[發明專利]帶隙基準電壓源

有效

• 申請號: 201410081677.2
• 申請日: 2014-03-06
• 公開（公告）號: CN103901937A
• 公開（公告）日: 2014-07-02
• 發明（設計）人: 周燁;周金風;季海梅;章志瑩;李芳芳
• 申請（專利權）人: 無錫芯響電子科技有限公司
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 南京經緯專利商標代理有限公司 32200
• 代理人: 朱小兵

1.帶隙基準電壓源，其特征在于：包括：第一、第二PMOS管組成的第一共柵差分對，第六、第七PMOS管組成的第二共柵差分對，第三、第四PMOS管組成的第三共柵差分對，第八、第九PMOS管組成的第四共柵差分對，第一、第二PNP型三極管，第一、第二運放，第五、第十PMOS管，具有負溫度系數的第一、第二、第三電阻，具有正溫度系數的第四電阻；

其中：

所述第一、第二、第三、第四、第五PMOS管源極均接電源正極；

所述第二共柵差分對的共柵極連接點、第四共柵差分對的柵極連接點、第十PMOS管柵極均接偏置電壓；

所述第六PMOS管的源極接所述第一PMOS管漏極；

所述第七PMOS管的源極接所述第二PMOS管漏極；

所述第八PMOS管的源極接所述第三PMOS管漏極；

所述第九PMOS管的源極接所述第四PMOS管漏極；

所述第十PMOS管的源極接所述第五PMOS管漏極；

所述第一運放，其負輸入端接所述第一PNP型三極管發射極，其正輸入端連接第一電阻一端、第二運放負輸入端、第七PMOS管漏極，其輸出端連接第一共柵差分對的柵極連接點、第五PMOS管柵極；

所述第二運放，其正輸入端連接第二電阻一端、第八PMOS管漏極，其輸出端連接第三共柵差分對的柵極連接點；

所述第一電阻，其另一端接第二PNP型三極管發射極；

所述第三、第四電阻一端分別于第九PMOS管漏極連接；

所述第四電阻的另一端與第十PMOS管漏極連接；

所述第一PNP型三極管的基極以及集電極、第二PNP型三極管的基極以及集電極、第二電阻另一端、第三電阻另一端接電源負極。

2.根據權利要求1所述的帶隙基準電壓源，其特征在于：所述第一、第二、第三、第四、第五PMOS管具有相同的寬長比。

3.根據權利要求1或2所述的帶隙基準電壓源，其特征在于：所述第六、第七、第八、第九、第十PMOS管具有相同的尺寸。

4.根據權利要求3所述的帶隙基準電壓源，其特征在于：所述第二PNP型三極管面積是第一PNP型三極管面積的N倍，N為正整數。