[發(fā)明專利]一種總線多比特單獨(dú)控制電路及其設(shè)計(jì)、控制方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201410081664.5
• 申請(qǐng)日: 2014-03-07
• 公開（公告）號(hào): CN103810132A
• 公開（公告）日: 2014-05-21
• 發(fā)明（設(shè)計(jì)）人: 廖裕民
• 申請(qǐng)（專利權(quán)）人: 福州瑞芯微電子有限公司
• 主分類號(hào): G06F13/40
• 分類號(hào): G06F13/40
• 代理公司: 福州市倉山區(qū)景弘專利代理事務(wù)所(普通合伙) 35219
• 代理人: 林祥翔;呂元輝

技術(shù)領(lǐng)域

本發(fā)明涉及芯片設(shè)計(jì)技術(shù)領(lǐng)域，尤其涉及一種總線多比特單獨(dú)控制電路及其設(shè)計(jì)、控制方法。

背景技術(shù)

SOC芯片中的一些控制端口通過總線控制，每個(gè)bit都有獨(dú)立意義，則每次總線操作會(huì)對(duì)所有的bit進(jìn)行控制。而如果只希望控制其中的部分bit，只能先讀取現(xiàn)有控制狀態(tài)后再保持原有控制狀態(tài)的情況下修改部分希望控制的bit。但是隨著SOC芯片的復(fù)雜化，特別是多核系統(tǒng)中，有可能在讀操作之后，寫操作之前，目標(biāo)控制狀態(tài)會(huì)被別的處理器修改，這樣寫回去的控制信息就可能是錯(cuò)誤的值。所以目前的方法通常是使用軟件機(jī)制來保證在當(dāng)前處理器對(duì)控制寄存器操作時(shí)，將這片地址區(qū)域鎖定，不允許其他處理器進(jìn)行訪問，但是這種方式控制復(fù)雜，而且嚴(yán)重影響了系統(tǒng)軟件效率。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問題，在于提供一種總線多比特單獨(dú)控制電路及其設(shè)計(jì)、控制方法，解決現(xiàn)有SOC芯片的控制端口控制復(fù)雜、效率低下的問題。

本發(fā)明是這樣實(shí)現(xiàn)的：

一種總線多比特單獨(dú)控制電路，包括邏輯運(yùn)算電路、當(dāng)前控制比特狀態(tài)輸入接口、是否有效控制位輸入接口、端口控制位輸入接口以及最終控制比特狀態(tài)輸出接口，所述的當(dāng)前控制比特狀態(tài)輸入接口、是否有效控制位輸入接口、端口控制位輸入接口以及最終控制比特狀態(tài)輸出接口與邏輯運(yùn)算電路連接；

所述的邏輯運(yùn)算電路用于在是否有效控制位使能時(shí)，在最終控制比特狀態(tài)輸出接口上輸出端口控制位，在是否有效控制位去能時(shí)，在最終控制比特狀態(tài)輸出接口上輸出當(dāng)前控制比特狀態(tài)。

進(jìn)一步地，所述的是否有效控制位使能時(shí)的電平為高電平；

進(jìn)一步地，所述的邏輯運(yùn)算電路包含反相器、第一與門、第二與門以及或門，所述的是否有效控制位輸入接口與第二與門的一輸入端、反相器的輸入端連接，所述的端口控制位輸入接口與第二與門的另一輸入端連接，所述的反相器的輸出端與第一與門的一輸入端連接，所述第一與門的另一輸入端與當(dāng)前控制比特狀態(tài)輸入接口連接，所述的第一與門的輸出端與或門的一輸入端連接，所述的第二與門的輸出端與或門的另一輸入端連接，所述的或門的輸出端與最終控制比特狀態(tài)輸出接口連接。

以及本發(fā)明還提供一種總線多比特單獨(dú)控制電路的設(shè)計(jì)方法，用于芯片設(shè)計(jì)，包括如下步驟：

首先在控制數(shù)據(jù)中為控制數(shù)據(jù)中的端口控制位增加是否有效控制位；

然后使用硬件邏輯電路，在接收到控制數(shù)據(jù)時(shí)，將控制數(shù)據(jù)中去能的是否有效控制位所對(duì)應(yīng)的端口控制位替換為端口控制位所要控制的端口的當(dāng)前狀態(tài)，而后將控制數(shù)據(jù)發(fā)送到端口。

進(jìn)一步地，所述的是否有效控制位的位數(shù)與端口控制位的位數(shù)相同。

進(jìn)一步地，所述的控制數(shù)據(jù)的寬度為8位、16位、32位或64位。

以及本發(fā)明還提供一種總線多比特單獨(dú)控制電路的控制方法，用于控制包含上述的一種總線多比特單獨(dú)控制電路，具體為發(fā)送控制數(shù)據(jù)，所述的控制數(shù)據(jù)包含有是否有效控制位，所述的是否有效控制位用于控制所述控制數(shù)據(jù)的端口控制位是否有效。

進(jìn)一步地，所述的是否有效控制位的位數(shù)與端口控制位的位數(shù)相同。

進(jìn)一步地，所述的控制數(shù)據(jù)的寬度為8位、16位、32位或64位。

本發(fā)明具有如下優(yōu)點(diǎn)：

1、硬件實(shí)現(xiàn)，工作速度快；

2、不需要地址空間鎖定操作等軟件干預(yù)，系統(tǒng)效率高；

3、控制方法簡(jiǎn)單清晰，而且保證了操作的正確性。

附圖說明

圖1為本發(fā)明的控制電路的優(yōu)選實(shí)施例的電路示意圖。

具體實(shí)施方式

請(qǐng)參閱圖1，為詳細(xì)說明本發(fā)明的技術(shù)內(nèi)容、構(gòu)造特征、所實(shí)現(xiàn)目的及效果，以下結(jié)合實(shí)施方式并配合附圖詳予說明。

如圖1所示，本發(fā)明提供一種總線多比特單獨(dú)控制電路，包括邏輯運(yùn)算電路1、當(dāng)前控制比特狀態(tài)輸入接口、是否有效控制位輸入接口、端口控制位輸入接口以及最終控制比特狀態(tài)輸出接口，當(dāng)前控制比特狀態(tài)輸入接口、是否有效控制位輸入接口、端口控制位輸入接口以及最終控制比特狀態(tài)輸出接口與邏輯運(yùn)算電路1連接。

邏輯運(yùn)算電路1用于在是否有效控制位使能時(shí)，在最終控制比特狀態(tài)輸出接口上輸出端口控制位，在是否有效控制位去能時(shí)，在最終控制比特狀態(tài)輸出接口上輸出當(dāng)前控制比特狀態(tài)。