[發明專利]數字延時鎖相環和調節數字延時鎖相環的方法

有效

• 申請號: 201410081095.4
• 申請日: 2014-03-06
• 公開（公告）號: CN103825607B
• 公開（公告）日: 2017-02-01
• 發明（設計）人: 荊華;楊宗仁;崔浩;惠欣
• 申請（專利權）人: 龍芯中科技術有限公司
• 主分類號: H03L7/081
• 分類號: H03L7/081
• 代理公司: 北京同立鈞成知識產權代理有限公司11205
• 代理人: 劉芳

技術領域

本發明涉及電子技術領域，尤其涉及一種數字延時鎖相環和調節數字延時鎖相環的方法。

背景技術

高速、并行的芯片間的通信系統中，為了實現各個信道間的時鐘同步，抑制時鐘信號偏移的影響，完成可靠的數據采樣，需要經過數字控制延時鏈延時時鐘信號的相位能和參考時鐘信號的相位相一致。

現有技術中通常采用的方案為將輸入的參考時鐘信號經過數字控制延時鏈延時后得到延時時鐘信號，將參考時鐘信號和延時時鐘信號送入鑒相器進行比較，確定參考時鐘信號和延時時鐘信號的相位關系，如果延時時鐘信號的相位超前于參考時鐘信號的相位，則通過控制器提供的數字控制碼增加數字控制延時鏈的延時，如果延時時鐘信號的相位落后于參考時鐘信號的相位，則通過控制器提供的數字控制碼減小數字控制延時鏈的延時，直到延時時鐘信號的相位和參考時鐘信號的相位相一致。然而，該方案在數字控制碼的切換過程中，延時時鐘信號非常容易產生毛刺，從而影響數字鎖相環中的鑒相器的相位比較結果，造成延時時鐘信號的相位和參考時鐘信號的相位相差較大，影響系統數據采樣結果的可靠性，嚴重時會造成數據采樣錯誤，影響整個芯片系統的可靠性。

發明內容

本發明提供一種數字延時鎖相環和調節數字延時鎖相環的方法，以解決在數字控制碼的切換過程中，延時后的時鐘信號非常容易產生毛刺，從而影響數字鎖相環中的鑒相器的相位比較結果，造成延時后的時鐘信號的相位和參考時鐘信號的相位相差較大，影響系統數據采樣結果的可靠性，嚴重時會造成數據采樣錯誤，影響整個芯片系統的可靠性的問題。

本發明的第一個方面提供一種數字延時鎖相環，包括：數字控制延時鏈和控制器，其中，

所述控制器，用于根據參考時鐘信號以及所述數字控制延時鏈的輸出端輸出的時鐘信號生成給所述數字控制延時鏈提供的數字控制碼；

所述數字控制延時鏈的輸入端用于接收所述參考時鐘信號，所述數字控制延時鏈包括第一類數字延時單元和至少一個第二類數字延時單元，所述第一類數字延時單元為與所述數字控制延時鏈的輸入端連接的數字延時單元，所述第二類數字延時單元為所述數字控制延時鏈中除所述第一類數字延時單元以外的數字延時單元；

所述數字控制延時鏈，用于采用所述參考時鐘信號對所述第一類數字延時單元的數字控制碼進行采樣同步，采用本地時鐘信號對所述第二類數字延時單元的數字控制碼進行采樣同步；其中，所述本地時鐘信號為所述數字延時單元輸出端輸出的時鐘信號。

在上述數字延時鎖相環的一個實施例中，可選地，所述數字控制延時鏈包括n級數字延時單元以及與每級數字延時單元對應的時鐘同步單元，所述數字控制延時鏈中第1級數字延時單元為所述第一類數字延時單元，n為大于等于2的整數；

所述第1級時鐘同步單元的第一輸入端與所述數字控制延時鏈的輸入端連接；

所述數字控制延時鏈中至少一級數字延時單元的輸出端與除所述第1級時鐘同步單元之外的n-1級時鐘同步單元中的至少一級時鐘同步單元的第一輸入端連接。

在上述數字延時鎖相環的一個實施例中，可選地，所述n級數字延時單元中的至少一級數字延時單元的輸出端與除所述第1級時鐘同步單元之外的n-1級時鐘同步單元中的至少一級時鐘同步單元的第一輸入端連接，包括：

所述n級數字延時單元中的所述第k級數字延時單元的輸出端與除第1級時鐘同步單元之外的n-1級時鐘同步單元中的第k+1級時鐘同步單元的第一輸入端連接，其中k為整數且1≤k≤n-1。

在上述數字延時鎖相環的一個實施例中，可選地，所述數字控制延時鏈中的至少一級數字延時單元的輸出端與除所述第1級時鐘同步單元之外的n-1級時鐘同步單元中的至少一級時鐘同步單元的第一輸入端連接，包括：

除第1級時鐘同步單元之外的n-1級時鐘同步單元由m組時鐘同步單元組成，每組時鐘同步單元包括i級時鐘同步單元，所述n級數字延時單元中的第1+（i×(j-1)）級數字延時單元的輸出端與第j組時鐘同步單元包括的i級時鐘同步單元的第一輸入端連接，m為大于等于1的整數，i為大于等于2的整數，j大于等于1且小于等于m的整數。

在上述數字延時鎖相環的一個實施例中，可選地，所述數字控制延時鏈中的每個數字延時單元由與非門搭建構成，至少一個時鐘同步單元包括時鐘同步器件以及反相器，其中所述數字延時單元的輸出端通過所述反相器與所述時鐘同步器件的第一輸入端連接。

在上述數字延時鎖相環的一個實施例中，可選地，所述時鐘同步器件為觸發器或鎖存器。