[發明專利]一種適用于鍺基阱的制備方法

有效

• 申請號: 201410080933.6
• 申請日: 2014-03-06
• 公開（公告）號: CN103887241A
• 公開（公告）日: 2014-06-25
• 發明（設計）人: 黃如;林猛;劉朋強;張冰馨;安霞;黎明;張興
• 申請（專利權）人: 北京大學
• 主分類號: H01L21/8238
• 分類號: H01L21/8238
• 代理公司: 北京萬象新悅知識產權代理事務所(普通合伙) 11360
• 代理人: 朱紅濤

技術領域

本發明屬于半導體器件領域，具體涉及一種鍺基阱的制備方法。

背景技術

隨著硅基金屬-氧化物-半導體場效應晶體管(MOSFET)幾何尺寸縮小到納米尺度，傳統通過縮小器件尺寸提升性能和集成度的方法正面臨物理和技術的雙重極限考驗。為了進一步提高器件性能，有效方法之一是引入高遷移率溝道材料。由于同時具有較高的電子和空穴遷移率（室溫（300K）下，鍺溝道的電子遷移率是硅的2.4倍，空穴遷移率是硅的4倍），鍺材料以及鍺基器件成為一種選擇。

為了制備鍺基CMOS器件或者電路，需要制備鍺的N阱和P阱。對于鍺基器件，常用的P型和N型雜質分別為硼（B）和磷（P）。對于利用B和P制備鍺的P阱和N阱：對于B，在鍺中的擴散系數小，無法利用退火的方法使B驅入的鍺中；對于P，在鍺中擴散系數大，長時間的退火會擴散到鍺中的深處，不利于雜質濃度與擴散深度的控制。所以對于鍺基阱的制備，需要利用離子注入的方法，但是需要提高注入時離子的能量，由于缺少了注入后高溫長時間退火實現雜質驅入的工藝，高能離子注入可能會帶來鍺表面的損傷，導致鍺襯底表面粗糙度的退化。

發明內容

本發明提出了一種適用于鍺基的阱制備方法，可以控制阱的深度與阱的摻雜濃度，同時減小因注入帶來的表面粗糙度退化。

本發明的具體技術方案如下：

一種適用于鍺基阱的制備方法，包括如下步驟：

1）對鍺基襯底進行清洗；

2）在鍺基襯底上淀積一層注入掩蔽層；

3）注入所需的雜質；

4）退火實現雜質的激活；

5）去除注入的掩蔽層；

6）用犧牲氧化的方法改善襯底表面粗糙度。

優選的：

步驟1）中，所述鍺基襯底不摻雜或者輕摻雜，摻雜濃度<1×15cm^-3；在淀積注入掩蔽層前，對鍺基襯底表面進行清洗，以去除表面沾污和自然氧化層。

步驟2）中，淀積的掩蔽層材料為SiO₂、Al₂O₃或Y₂O₃等，厚度為5～20nm。淀積的方法為ALD、PVD、MBE、PLD、MOCVD、PECVD或ICPCVD等。優選用ALD法淀積10nm的Al₂O₃。

步驟3）中，若制備P阱，則注入硼離子；若制備N阱，則注入磷離子；注入劑量與能量根據需要的阱的深度與濃度而定，對于硼，注入劑量為5×10¹⁰～1×10¹⁴cm^-2，注入能量為30keV～120keV；對于磷，注入劑量為5×10¹⁰～1×10¹⁴cm^-2，注入能量為50keV～180keV。注入所需的雜質時，采用兩次注入的方法：一次高能量注入，使雜質注入到襯底中的較深區域；一次低能量注入，使雜質注入到接近襯底表面的區域。

步驟4）中，對于硼的激活，在N₂氣氛進行400℃1min的退火；對于磷的激活，在N₂氣氛進行500℃30s的退火。

步驟5）中，用稀釋的HF去掉注入的掩蔽層，HF:H₂O=1:30。

步驟6）的實現方法如下：先將襯底浸泡在濃度為30%的H₂O₂中30s，用去離子水沖1min，再將襯底浸泡在濃度為36%的HCl中1min，用去離子水沖1min；如此重復3～4個周期。

本發明優點如下：

利用離子注入的方法精確控制阱的深度與摻雜濃度。利用犧牲氧化的方法改善去除掩蔽層后鍺基襯底表面的粗糙度。由于高能量離子注入，及帶掩蔽層的雜質激活退火會帶來襯底表面粗糙度的退火。由于退火過程中鍺襯底會氧化形成鍺的亞氧化物，導致表面粗糙度退化。用H₂O₂氧化30s，使鍺基襯底表面形成GeO₂，再利用濃度HCl（36%）去除GeO₂層，實現減小表面粗糙度。

附圖說明

圖1、圖2為P阱、N阱的襯底，表面去除注入掩蔽后，襯底表面粗糙度隨犧牲氧化周期的變化情況；其中Ra的平均粗糙度，Rq為均方根粗糙度。

圖3所示為實施例對制備阱的方法示意圖；

圖4為本發明所述方法的流程圖。