[發明專利]一種多相時鐘發生電路

有效

• 申請號: 201410080877.6
• 申請日: 2014-03-06
• 公開（公告）號: CN103840796A
• 公開（公告）日: 2014-06-04
• 發明（設計）人: 陳丹鳳
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H03K3/02
• 分類號: H03K3/02
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 吳靖靚;駱蘇華

1.一種多相時鐘發生電路，其特征在于，包括：輸入節點、N個第一延遲單元及N個輸出節點，N為大于或等于2的正整數；

所述輸入節點連接至原始時鐘信號；

所述第一延遲單元包括第一延遲輸入端、第一延遲輸出端及第一延遲控制端，第一個第一延遲單元的第一延遲輸入端連接至所述輸入節點，第一延遲輸出端連接至第一個輸出節點；第二至第N-1個第一延遲單元的第一延遲輸入端連接至上一個第一延遲單元的第一延遲輸出端，第一延遲輸出端分別連接至下一個第一延遲單元的第一延遲輸入端及其對應序號的輸出節點，第N個第一延遲單元的第一延遲輸出端連接至第N個輸出節點；所述第一延遲單元的第一延遲控制端連接至延遲調制信號；

第一個輸出節點適于輸出與所述原始時鐘信號具備相位差的一路相移時鐘信號，第二至第N個輸出節點適于輸出與前一個輸出節點所輸出相移時鐘信號具備相位差的另一路相移時鐘信號。

2.如權利要求1所述的多相時鐘發生電路，其特征在于，所述第一延遲單元包括若干串聯的反相器，第一個反相器的輸入端連接至所述第一延遲單元的第一延遲輸入端，最后一個反相器的輸出端連接至所述第一延遲單元的第一延遲輸出端；

所述第一延遲單元的第一延遲控制端所連接的延遲調制信號適于調整所述反相器的延遲時間。

3.如權利要求2所述的多相時鐘發生電路，其特征在于，所述延遲調制信號通過調整所述反相器的充放電電流以調整其延遲時間。

4.如權利要求2所述的多相時鐘發生電路，其特征在于，所述延遲調制信號通過調整所述反相器的負載電容以調整其延遲時間。

5.如權利要求1所述的多相時鐘發生電路，其特征在于，還包括：反饋單元；所述反饋單元包括：

反饋節點，適于獲取第一個輸出節點所輸出的相移時鐘信號作為反饋信號；

異或門單元，包括第一異或門輸入端、第二異或門輸入端及異或門輸出端，所述第一異或門輸入端連接至所述輸入節點，第二異或門輸入端連接至所述反饋信號，所述異或門單元適于根據所述原始時鐘信號和反饋信號在所述異或門輸出端輸出倍頻信號；

占空比檢測單元，包括第一檢測輸入端、第二檢測輸入端及檢測輸出端，所述第一檢測輸入端連接至所述倍頻信號，所述第二檢測輸入端連接至基準信號，所述占空比檢測單元適于對所述倍頻信號進行積分以獲取直流部分，并基于所述倍頻信號的直流部分和基準信號在所述檢測輸出端輸出可控所述倍頻信號占空比的延遲調制信號；所述基準信號的取值與所控倍頻信號的占空比相關。

6.如權利要求5所述的多相時鐘發生電路，其特征在于，所述反饋單元還包括：第二延遲單元；

所述第二延遲單元包括第二延遲輸入端、第二延遲輸出端及第二延遲控制端，所述第二延遲輸入端連接至所述輸入節點，第二延遲輸出端連接至所述反饋節點，第二延遲控制端連接至所述延遲調制信號。

7.如權利要求5所述的多相時鐘發生電路，其特征在于，所述占空比檢測單元包括：比較單元、電阻單元及電容單元；

所述比較單元包括第一比較輸入端、第二比較輸入端及比較輸出端，所述第二比較輸入端連接至所述第二檢測輸入端，所述比較輸出端連接至所述檢測輸出端；

所述電阻單元的一端連接至所述第一檢測輸入端，另一端連接至所述第一比較輸入端；

所述電容單元的一端連接至所述第一比較輸入端，另一端連接至所述比較輸出端。

8.如權利要求5所述的多相時鐘發生電路，其特征在于，N為4，所述相移時鐘信號為90°相移時鐘信號，所控倍頻信號的占空比為50%，所述基準信號的取值為二分之一的電源信號。

9.如權利要求5所述的多相時鐘發生電路，其特征在于，N為8，所述相移時鐘信號為45°相移時鐘信號，所控倍頻信號的占空比為25%，所述基準信號的取值為四分之一的電源信號。

10.如權利要求5所述的多相時鐘發生電路，其特征在于，N為16，所述相移時鐘信號為22.5°相移時鐘信號，所控倍頻信號的占空比為12.5%，所述基準信號的取值為八分之一的電源信號。