[發明專利]CMOS圖像傳感器及其制作方法

無效

• 申請號: 201410080830.X
• 申請日: 2014-03-06
• 公開（公告）號: CN103824868A
• 公開（公告）日: 2014-05-28
• 發明（設計）人: 令海陽;張克云
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及圖像傳感器領域，特別涉及一種CMOS圖像傳感器及其制作方法。

背景技術

目前，圖像傳感器已被廣泛應用于照相機、醫療器械、便攜式電話、汽車及其他場合。圖像傳感器的制造工藝，特別是CMOS圖像傳感器（CMOS?Image?Sensor），已獲得很大進步，并不斷促使圖像傳感器向高集成度和小型化的方向發展。圖像傳感器的每個像素一般包含一個感光元件例如光電二極管以及一個或多個用于從感光元件中讀出信號的晶體管。CMOS圖像傳感器采用金屬導線將各個感光單元與其他感光單元及輸出端連接；這些金屬導線一般分布在不同層中，以便與晶體管的不同部分連接并形成有效通路。

申請號為200710148796.5的中國專利申請中公開了一種如圖1所示圖像傳感器，參閱圖1，現有技術的圖像傳感器包括：包括：襯底100，所述襯底100包括像素區域113和外圍電路區域115，所述像素區域113用于形成感光單元以及與感光單元之間的電連接的感光單元互連結構，所述外圍電路區域115用于形成感光單元與外部互連的外圍電路互連結構；多個感光單元101，位于襯底100的像素區域113內，所述多個感光單元101形成感光單元陣列；第一介質層102，位于所述像素區域113和外圍電路區域115的表面；多個第一導電插塞103，形成于所述第一介質層102內；第二介質層106，位于第一介質層102上方；第一層金屬互連線104，位于第二介質層106內，所述第一層金屬互連線104與所述第一導電插塞103電連接；多個第二導電插塞105，位于第一層金屬互連線104上方的第二介質層106內，所述第二導電插塞105與所述第一層金屬互連線104電連接；第三介質層108，位于所述第二介質層106上方；第二層金屬互連線107，位于所述第三介質層108，所述第二層金屬互連線107與所述第二導電插塞105電連接；第三導電插塞109，位于外圍電路區域115上方的第三介質層108內，所述第三導電插塞109與所述第二層金屬互連線107電連接；第四介質層111，位于所述第三介質層108上方；第四金屬互連線110，位于外圍電路區域115上方的第四介質層111內，所述第四金屬互連線110與所述第三導電插塞109電連接；保護介質層113，覆蓋所述第四介質層111上。所述位于像素區域113第一導電插塞103、

現有圖像傳感器包括背面照光圖像傳感器（BSI?image?sensor）和正面照光圖像傳感器（FSI?image?sensor）。背面照光和正面照光圖像傳感器通常都存在一個重要問題：暗電流。尤其是對于應用于太空環境等存在高能粒子和各種射線的場合，高能粒子和射線會通過位于像素區域上方的介質層中進入感光單元，進而形成暗電流，影響圖像傳感器的性能和成像效果。

發明內容

本發明解決的問題是提供一種CMOS圖像傳感器，減少由于射線和高能粒子造成的暗電流，提高CMOS圖像傳感器的成像質量。

為解決上述問題，本發明提供一種CMOS圖像傳感器，包括：半導體襯底，所述半導體襯底包括像素區域和外圍電路區域，所述像素區域內形成有多個感光單元，外圍電路區域內形成有外圍電路；介質層，覆蓋所述像素區域和外圍電路區域；感光單元互連結構，位于所述相鄰感光單元之間區域上方的介質層內，所述感光單元互連結構至少包括2層金屬互連線，所述感光單元互連結構用于與感光單元之間的電連接；外圍電路互連結構，位于所述外圍電路區域上方的介質層內，所述外圍電路互連結構至少包括3層金屬互連線，所述外圍電路互連結構與外圍電路和感光單元互連結構相連接；射線反射層，位于所述感光單元互連結構上方的介質層內，所述射線反射層用于反射來自外部的射線。

可選的，所述介質層包括依次堆疊于所述半導體襯底上的第一介質層、第二介質層、第三介質層和第四介質層；其中，第一介質層覆蓋像素區域和外圍電路區域；所述第二介質層內形成有第一層金屬互連線，所述第一層金屬互連線包括位于像素區域的部分和位于外圍電路區域的部分；所述第三介質層內形成有第二層金屬互連線，所述第二層金屬互連線包括位于像素區域的部分和位于外圍電路區域的部分；所述第四介質層內形成有位于外圍電路區域上方的第三層金屬互連線和位于像素區域上方的射線反射層。