[發明專利]一種輸入輸出接口裝置以及芯片系統

有效

• 申請號: 201410077979.2
• 申請日: 2014-03-05
• 公開（公告）號: CN104901677B
• 公開（公告）日: 2018-09-07
• 發明（設計）人: 胡洪;陳建梅
• 申請（專利權）人: 北京兆易創新科技股份有限公司
• 主分類號: H03K19/0175
• 分類號: H03K19/0175
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 胡彬;鄧猛烈

本發明公開了一種輸入輸出接口裝置以及芯片系統，其中，所述輸入輸出接口裝置包括：信號放大單元和反饋單元，其中，所述信號放大單元用于對輸入電壓信號進行放大并輸出第一電壓信號；所述反饋單元與所述信號放大單元連接，用于為所述信號放大單元提供正反饋。本發明通過反饋單元提供的正反饋可以有效地削弱輸入輸出接口裝置的輸入電壓信號中的噪聲，從而可以保證芯片系統能夠正常工作；進一步地，在反饋單元中設置第一延時電路，可以防止反饋單元提供的正反饋對輸入電壓信號翻轉速度的影響，從而可以保證輸入輸出接口裝置的高速運行。

技術領域

本發明涉及芯片技術領域，尤其涉及一種輸入輸出接口裝置以及芯片系統。

背景技術

在芯片系統工作時，從外部電源輸入到輸入輸出接口裝置的輸入電壓信號會受到各種噪聲干擾，如果只是通過輸入輸出接口裝置中的放大電路對該電壓信號進行簡單的放大，會導致從輸入輸出接口裝置輸出到芯片的電壓信號出錯，從而導致整個芯片系統無法正常工作。

現有技術中，通過調整放大電路的放大點，即調整輸入輸出接口裝置的輸入端的翻轉節點，以擴大該輸入端高低壓間的采樣窗口，避免錯誤采樣噪聲。這種方法只能緩解噪聲干擾帶來的影響，實際上沒有削弱輸入電壓信號中的噪聲，在噪聲惡劣的環境下，仍會使芯片系統的正常工作存在極大的風險。

發明內容

有鑒于此，本發明實施例提供一種輸入輸出接口裝置以及芯片系統，以解決現有技術中無法削弱輸入輸出接口裝置的輸入電壓信號中的噪聲的技術問題。

第一方面，本發明實施例提供一種輸入輸出接口裝置，包括：信號放大單元和反饋單元，其中，

所述信號放大單元用于對輸入電壓信號進行放大并輸出第一電壓信號；

所述反饋單元與所述信號放大單元連接，用于為所述信號放大單元提供正反饋。

進一步地，所述信號放大單元包括第一電阻和第一放大電路；

所述第一電阻的一端作為所述信號放大單元的輸入端，所述第一電阻的另一端與所述第一放大電路的輸入端連接，所述第一放大電路的輸出端作為所述信號放大單元的輸出端。

進一步地，所述反饋單元包括第二電阻，所述第二電阻的一端與所述信號放大單元的輸入端連接，所述第二電阻的另一端與所述信號放大單元的輸出端連接。

進一步地，所述第二電阻的阻值大于第一電阻的阻值。

進一步地，所述反饋單元包括第三電阻和第一延時電路；

所述第三電阻與所述信號放大單元的輸入端連接，所述第三電阻的另一端與所述第一延時電路的輸出端連接，所述第一延時電路的輸入端與所述信號放大單元的輸出端連接。

進一步地，所述第一延時電路包括n個反相器、第一PMOS管和第一NMOS管，其中，n為大于且等于1的奇數；

第一個反相器的輸入端作為所述第一延時電路的輸入端，每個反相器的輸入端與其前一個反相器的輸出端連接，第n個反相器的輸出端分別與所述第一PMOS管的柵極和所述第一NMOS管的柵極連接，所述第一PMOS管的源極接電源，所述第一NMOS管的源極接地，所述第一PMOS管的漏極和所述第一NMOS管的漏極連接并作為所述第一延時電路的輸出端。

進一步地，所述第三電阻的阻值大于所述第一電阻的阻值。

進一步地，所述第一延時電路的延遲時間大于所述第一放大電路的延遲時間；所述第一延遲時間電路的延時小于所述輸入電壓信號的翻轉時間。

第二方面，本發明實施例還提供一種芯片系統，包括上述第一方面所述的輸入輸出接口裝置。