[發明專利]存儲器自動檢錯和容錯電路及控制方法

有效

• 申請號: 201410077586.1
• 申請日: 2014-03-05
• 公開（公告）號: CN103839591A
• 公開（公告）日: 2014-06-04
• 發明（設計）人: 廖裕民
• 申請（專利權）人: 福州瑞芯微電子有限公司
• 主分類號: G11C29/10
• 分類號: G11C29/10
• 代理公司: 福州市倉山區景弘專利代理事務所(普通合伙) 35219
• 代理人: 林祥翔;呂元輝

技術領域

本發明涉及芯片檢錯技術領域，尤其涉及一種SOC芯片的存儲器自動檢錯和容錯電路及控制方法。

背景技術

目前，SOC（(System-on-a-Chip)芯片的使用規模越來越大，復雜度越來越高。對于SOC芯片來說，片上的存儲器是非常重要的部分。在現今的大型SOC芯片中，存儲器的的數量和容量都非常的巨大。同時，由于存儲器的工藝器件本身的壽命，或者用戶的一些使用習慣，其中部分存儲器會出現損壞，損壞現象通常是某一地址中讀寫數據錯誤。對于芯片中重要部分的存儲器，一旦出現任何的存儲器損壞都是無法容忍的，都會影響整個芯片的使用，造成整個芯片和使用該芯片的設備的報廢。所以，如果有一種辦法使關鍵存儲器能夠容忍一定的器件損壞，可以極大的提升整體設備的使用壽命，減少因此產生的不必要的浪費。

發明內容

本發明實施方式所要解決的技術問題在于，提供一種可以自檢錯并自動容錯的存儲器控制電路及控制方法，可以設計放在芯片中重要的存儲器旁邊，對存儲器進行自動檢查和自動替換工作，實現芯片對存儲器損壞的自檢錯和自動容錯機制。

為解決上述技術問題，本發明提供一種存儲器自動檢錯和容錯電路，用于響應訪問發起端發起的訪問請求對主存儲單元的進行地址訪問，該電路包括：

備份存儲單元，用于作為該主存儲單元中失效地址的后備存儲空間。

自激勵產生測試單元，用于在待檢錯芯片上電時自動產生對該主存儲單元的測試激勵，對該主存儲單元進行測試，該激勵內容為對所有地址線進行一次寫操作，對每個地址都寫入一個不一樣的特定值，然后再對所有地址進行一次讀操作，并產生相應的數據結果。

錯誤地址判斷單元，用于根據該數據結果判斷該主存儲單元中的每個地址是否都可以進行正確地讀寫，并當發現地址讀寫錯誤時確定該地址為失效地址。

失效地址映射存儲單元，用于存儲由該錯誤地址判斷單元確定的主存儲單元中的失效地址，以及存儲失效地址和備份存儲單元地址的映射關系。以及

地址譯碼選擇單元，用于當該訪問發起端發起一存儲器訪問請求時判斷該訪問發起端的訪問地址是否和失效地址映射存儲單元存儲的失效地址一致，并當確定一致時從該失效地址映射存儲單元中查詢得到失效地址和備份存儲單元地址的映射關系，從而把訪問指向該備份存儲單元中對應失效地址的備份存儲地址進行訪問。

進一步地，本發明還提供一種存儲器自動檢錯和容錯控制方法，用于響應訪問發起端發起的訪問請求對主存儲單元的進行地址訪問，該方法包括：

在待檢錯芯片上電時自動產生對主存儲單元的測試激勵，對該主存儲單元進行測試，該激勵內容為對所有地址線進行一次寫操作，對每個地址都寫入一個不一樣的特定值，然后再對所有地址進行一次讀操作，并產生相應的數據結果。

根據該數據結果判斷該主存儲單元中的每個地址是否都可以進行正確地讀寫，并當發現地址讀寫錯誤時確定該地址為失效地址。

存儲該確定的主存儲單元中的失效地址，以及存儲失效地址和備份存儲單元地址的映射關系。以及

當該訪問發起端發起一存儲器訪問請求時判斷該訪問發起端的訪問地址是否和該存儲的失效地址一致，并當確定一致時查詢該存儲的失效地址和備份存儲單元地址的映射關系，從而把訪問指向該備份存儲單元中對應失效地址的備份存儲地址進行訪問。

本發明提供的一種存儲器自動檢錯和容錯電路以及控制方法，通過自激勵產生測試單元、錯誤地址判斷單元以及失效地址映射存儲單元對主存儲單元進行自檢錯以及當出現失效地址時存儲確定失效地址與備份存儲單元地址的映射關系，從而當訪問主存單元時的失效地址時將訪問指向備份存儲單元中對應的備份存儲地址的訪問。從而，實現自檢測并自動容錯的存儲器控制電路，對存儲器進行自動檢查和自動替換工作，以實現芯片對存儲器損壞的自檢測和自動容錯機制。

附圖說明

圖1為本發明實施方式中的存儲器自動檢錯和容錯電路的電路結構示意圖；

圖2為圖1所示的存儲器自動檢錯和容錯電路中的失效地址映射存儲單元的結構示意圖；

圖3為本發明實施方式中的存儲器自動檢錯和容錯控制方法的流程示意圖。

標號說明：

具體實施方式

為詳細說明本發明的技術內容、構造特征、所實現目的及效果，以下結合實施方式并配合附圖詳予說明。