[發明專利]垂直納米線MOS晶體管及其形成方法

有效

• 申請號: 201410076899.5
• 申請日: 2014-03-04
• 公開（公告）號: CN104900696B
• 公開（公告）日: 2019-02-15
• 發明（設計）人: 王文博
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

一種垂直納米線MOS晶體管及其形成方法。其中，所述垂直納米線MOS晶體管的形成方法包括：提供半導體襯底，所述半導體襯底內具有阱區；在所述阱區內形成第一重摻雜區；在所述半導體襯底表面形成單晶半導體層；蝕刻所述單晶半導體層和部分厚度的所述第一重摻雜區，直至所述單晶半導體層形成垂直納米線，所述第一重摻雜區被蝕刻形成第一子摻雜區和第二子摻雜區；在所述半導體襯底上表面、所述阱區上表面、所述第一重摻區上表面及所述垂直納米線側面形成介質層；形成金屬柵層包圍位于所述垂直納米線側面的所述介質層；對所述垂直納米線頂部進行重摻雜形成第二重摻雜區。所述形成方法簡化了工藝，降低成本，適于大規模生產。

技術領域

本發明涉及半導體制造領域，尤其涉及一種垂直納米線MOS晶體管及其形成方法。

背景技術

隨著集成電路密度的提高，半導體產品性能不斷改善，成本持續下降，這得益于MOS（Metal-Oxide-Semiconductor）晶體管器件尺寸持續縮小。但當MOS晶體管器件尺寸縮小到納米級，短溝道和亞閾性能快速退化。為了抑制MOS晶體管器件性能退化，使集成電路在納米級仍具有良好性能，可以從器件結構方面進行創新。

基于納米線的MOS晶體管器件中，由于溝道區納米線膜呈圓柱形結構，消除了拐角效應，有利于器件亞閾性能的改進和可靠性的提高。因此納米線MOS晶體管器件成為集成電路特征尺寸縮小到納米尺度時，同時具備高集成度、低壓和低功耗等優點的最具有前景的器件。

現有納米線MOS晶體管器件分為平躺式（溝道平行于襯底表面）和垂直式（溝道垂直于襯底表面）。在絕緣體上半導體（SOI）制作平躺式納米線MOS晶體管器件時，由于源漏厚度小，寄生電阻大；在體硅上制作平趟式納米線MOS晶體管器件時，需要利用刻蝕技術將溝道下方掏空，再經過氧化和淀積工藝制作柵結構，然而由于陰影效應（shadow effect），掏空工藝難以實現均勻納米線柱，并且容易引起細小納米線柱斷裂和垮塌。垂直納米線MOS晶體管可以克服平躺式納米線MOS晶體管器件寄生電阻大和納米線柱斷裂問題，并且易于實現均勻溝道和多層電路結構，有利于提高電路集成度等優點。

然而，現有垂直納米線MOS晶體管的形成方法中，不論基于體硅襯底還是SOI，都存在制備工藝復雜和制造成本高的問題，并且，所形成的垂直納米線晶體管性能較低，垂直納米線MOS晶體管及其形成方法仍然是業界亟待解決的一個難點問題。

發明內容

本發明解決的問題是提供一種垂直納米線MOS晶體管及其形成方法，所述形成方法降低垂直納米線MOS晶體管制備難度，降低成本，并且，所述形成方法形成的垂直納米線MOS晶體管結構得到優化，性能提高。

為解決上述問題，本發明提供一種垂直圍柵納米線MOS晶體管的形成方法，包括：

提供半導體襯底，所述半導體襯底內具有阱區；

在所述阱區內形成第一重摻雜區，所述第一重摻雜區上表面與所述阱區上表面齊平；

在所述半導體襯底上表面形成單晶半導體層；

蝕刻所述單晶半導體層和部分厚度的所述第一重摻雜區，蝕刻后剩余的所述單晶半導體層作為垂直納米線，蝕刻后剩余的所述第一重摻雜區分為第一子摻雜區和第二子摻雜區，所述第一子摻雜區的橫截面與所述垂直納米線的橫截面相同；

在所述半導體襯底上表面、所述阱區上表面、所述第一重摻區上表面及所述垂直納米線側面形成介質層；

形成金屬柵層包圍位于所述垂直納米線側面的所述介質層；

在形成所述金屬柵層之后，對所述垂直納米線頂部進行重摻雜形成第二重摻雜區。

可選的，所述單晶半導體層的厚度范圍為10nm～200nm。

可選的，所述單晶半導體層為單晶硅層，采用在氫氣氣氛中分解硅烷、二氯硅烷、三氯硅烷或四氯化硅的至少其中之一形成。