[發明專利]利用片上溫差降低STT-MRAM功耗的緩存設計方法

有效

• 申請號: 201410072362.1
• 申請日: 2014-02-28
• 公開（公告）號: CN103810119B
• 公開（公告）日: 2017-01-04
• 發明（設計）人: 成元慶;郭瑋;趙巍勝;張有光
• 申請（專利權）人: 北京航空航天大學
• 主分類號: G06F12/0893
• 分類號: G06F12/0893;G11C11/16
• 代理公司: 北京慧泉知識產權代理有限公司11232
• 代理人: 王順榮,唐愛華

技術領域

本發明涉及一種利用三維集成電路片上溫差降低STT-RAM功耗的緩存設計方法，它是利用STT-RAM存儲器件替代傳統的SRAM器件作為芯片的緩存，根據磁性隧道結(MTJ）寫入電流與溫度的關系，提出了一種利用片上溫差降低STT-RAM緩存(Cache)功耗的設計方法。屬于非易失性存儲器設計技術領域。

背景技術

隨著工藝尺寸的不斷進步，片上晶體管集成度越來越高。為了在給定功耗約束下，大幅度提高處理器的性能，多核處理器開始獲得廣泛應用。例如IBM?Power7，Intel的酷睿系列處理器以及Tilera公司的Tile-GX系列處理器等。隨著核數的增加，處理器對片上緩存容量和帶寬的需求越來越大。隨工藝尺寸的減小和緩存容量的增加，傳統的基于SRAM的片上緩存技術靜態功耗急劇增加。成為當今低功耗設計的一大挑戰。

近年來，研究人員提出了自旋轉移力矩磁性存儲技術(STT-RAM)。與SRAM相比，該技術具有如下優勢：

1.STT-RAM利用磁性隧道結(MTJ)存儲數據，是一種非揮發性存儲器件，即使斷電，數據也不會丟失；

2.STT-RAM利用磁性材料而非電荷存儲數據，幾乎沒有漏電流，具有極低的靜態功耗；

3.STT-RAM存儲單元的面積為SRAM的1/4，同樣的面積可以集成更大容量的片上緩存，可以顯著提高系統的性能。

因此，許多研究人員提出利用STT-RAM替代SRAM作為片上緩存。然而STT-RAM與SRAM相比也有一些缺點。首先，要往STT-RAM的存儲單元中寫入數據，需要一個較大的電流（幾十微安至幾百微安）；其次，寫入時間較長（一般為十幾到幾十納秒），遠遠高于SRAM。片上緩存與處理器核心的數據交互最為頻繁，如果程序執行的過程中，需要頻繁寫數據到緩存。如果簡單的將STT-RAM用于片上緩存，會導致寫功耗和寫延遲非常大，有可能抵消掉采用STT-RAM所帶來的好處。因此，如何對STT-RAM的寫功耗進行優化，是一個非常關鍵的問題。

為了解決上述問題，本發明利用STT-RAM寫入電流與溫度的關系，在不同的溫度區域采用不同的寫入電流，達到降低寫功耗的目的。

發明內容

1、目的：本發明的目的是提供了一種利用三維集成電路片上溫差降低STT-RAM功耗的緩存設計方法，它是一種新型的完全由STT-RAM構成的緩存設計方法，可以顯著降低寫能耗。

2、技術方案：三維片上多核處理器中，芯核層的溫度分布與片上各個核的功耗直接相關，導致不同的區域溫度有顯著差異。據文獻“工藝偏差及其對電路和微體系結構的影響”，DAC,2003,p.338-342，片上不同區域的溫度差可以達到50℃。同時，由于三維芯片的層疊結構，導致各個芯片層具有緊密的熱耦合關系。芯核層的溫度直接影響到上層STT-RAM層的溫度分布。因而，在STT-RAM緩存層，不同區域的溫度也有顯著的差異。根據文獻“磁性隧道結的自旋轉移力矩跳變效應及自旋轉移力矩隨機存儲器”,Journal?of?Physics:Condensed?Matter,2007.19(16):p.165209.的研究結果，MTJ的熱穩定性遵從如下關系式：

Δ(T)＝E_v/k_BT????(1)

E_v＝M_sH_kV/2??????(2)

其中，M_s為飽和磁化強度，H_k為面內各向異性磁場強度，V為MTJ的體積，T為MTJ的絕對溫度，k_B為玻爾茲曼常數。因此，隨著溫度的升高，MTJ的熱穩定性降低，寫入電流減小，寫入時間也隨之減少，寫能耗得以顯著降低。

利用如上關系，我們可以通過利用片上不同區域的溫度差異，對三維片上多核處理器不同溫度區域的STT-RAM存儲單元采用不同的寫入電流和寫入時間，降低寫入功耗并提升訪存性能。